具有对角位线及双字线的高密度半导体存储器制造技术

具有对角位线及双字线结构的高密度半导体存储器。该存储器包括以行和列排列的存储器单元的存储器单元阵列及排列为沿存储器单元阵列水平方向变化图形的多个对角位线，以便访问所述存储器单元。位线排列不垂直多个双字线，每个双字线包括位于第一层上的主字线和位于第二层上的多个本地字线。本地字线通过多个隔开的电连接与公共行上的主字线相接，每个本地字线与多个存储器单元相连。所述电连接沿着存储器单元阵列以实际上与所述位线相同的图形延伸。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般涉及半导体存储器如动态随机存取存储器(DRAM)。特别涉及用于高密度半导体存储器的空间有效结构，该高密度半导体存储器具有便于存储器单元进行存取的对角位线(diagonal bit)，以及位于不同的垂直隔开的层上的双字线。因为存在不断地增加半导体存储器容量的趋势，所以需要新的设计能节省芯片的空间而不损害其性能。随着越来越小的存储器单元的实现，使用字线及位线有效地访问所述单元而不额外地影响芯片的尺寸的问题变得越来越具有挑战性。传统的DRAM芯片采用了成百万的存储器单元，它们被成行成列地排列在一个或多个阵列中，位线与列平行，而字线与行平行。每个存储器单元是由一个存取晶体管(例如，一个NFET)和一个电容器例如相应于一个数据位而存储电荷的沟道电容器组成的。该存储器单元一般位于字线和位线的内部。每个存取晶体管的栅极与相关的字线电连接，而该晶体管的漏极终端与相关的位线相连。在已知的折合位线结构中，“真”存储器单元位于极靠近相应的互补存储器单元之处。所述真单元与真位线相连，互补单元与互补位线相连。一条真位线和一条相邻的互补位线构成一个位线对。该位线对一般与读出放大器的一端相连。本文有时使用的术语“列”是指位线对。在从真单元读取数据之前，用一定的预充电电压对所述的真位线及互补位线进行预充电，之后它们在该电压处左浮置。为从真单元读出数据，将存取晶体管接通，由于和存储器单元电容器一起充电所以改变真位线上的电压。互补位线上的电压保持在预充电电压，因此将一个差动电压加到读出放大器。之后该读出放大器将这一差动电压放大，以便为读出及存储操作提供一个固态逻辑电平。与此类似，为从互补单元读出数据，在与互补单元耦合的字线电压上升时，所述真位线保持在预充电电压，因此一个模拟差动电压被读出放大器放大。在这里，所设计的用来减少存储器单元存取时间(字线的RC时间常数)的字线结构是指一种双字线结构。一个双字线是由一条主字线和若干本地字线组成，主字线能连续地遍布整个存储器单元阵列或子阵列，若干本地字线既可彼此连接，也可彼此分开，每一个本地字线都将相关行上预定数目的存储单元与一条主字线电连接。将一条主字线及若干本地字线用于阵列的每一行。每一条主字线覆盖在位于不同的垂直隔开的层上的相关的本地字线上，并用合适的绝缘层将这两层分开。所述主字线是由低电阻率的金属例如铝组成，因而本地字线一般是由其顶部具有硅化物层的高掺杂多晶硅构成。在被称为“接合点(stitched)”的结构中，借助于层间周期性的电通孔接触(接合点)，本地字线与相关字线电连接。在已知的“分段”双字线结构中，采用了FET开关的字线驱动器被用来代替通孔接触点。使用任意一种方法，都可使对于任何给定的存储单元的路径中的总阻抗显著地减少。使用较低的字线阻抗，与每一个字线相关的RC时间常数减少了，因此减少了存储器单元的存取时间。该分段结构具有附加的优点，即减少了字线电容；然而，这种结构的缺点是需要用于本地字线驱动器的附加的复杂性及空间。最近，开发了一种被称为“对角位线(DBL)”DRMA的高密度DRAM。对于DBL型的DRAM，有效单元尺寸接近于6F2，其中F是处理技术的最小特征尺寸。对角位线型DRAM的一个例子在ISSC95/Session 14，由T.Sugibayashi等著的题目为“FA 14.6:A 1Gb DRAM for FileApplications”的文件中已经公开。该文件公开了一种使用开放位线结构的DRAM。然而这种开放位线结构对相关噪声问题比折合位线结构对这个问题更加敏感。参见附图说明图1A，这里显示了一种采用了分段双字线和折合位线的对角位线型DRAM。在DRAM中的每一个存储器阵列都被分为若干存储器块例如B1、B2及B3。双字线例如WLi或WLy延伸并穿越若干块，并被主字线驱动器93所驱动。本地字线驱动器被放置在块之间的区域LD处。如图1B所示，每一个双字线如WLi是由一条主字线MWLi和P个本地字线LWL1-LWLp组成。本地字线驱动器LWD耦合在每一个本地字线与该主字线之间。每一个本地字线驱动器进行操作以驱动相关的本地字线，以便允许对与该本地字线耦合的单元进行选择访问。折合位线对例如BLPj、BLPi及BLPy的每一个都与读出放大器组92内相应的读出放大器耦合。每一对折合位线例如BLPj是由一条真位线BLj及一条互补位线BLj组成。相对于字线，每一条位线是斜着延伸的，并在绞合区33处改变方向。这种方向的改变每K个字线发生一次，其中K一般是2N例如8、16、32及64等等。如图2所示，每一个位线对的所述真位线及互补位线彼此是垂直隔开的，换句话说是彼此叠加及垫底的。在每一个绞合区33处，发生了三维绞合，以便所述真位线及互补位线的垂直位置会随彼此相互变化。在这里的三维绞合是指垂直绞合。在绞合区33处，也可发生水平方向的改变。在这种情况下，多个位线限定了沿着存储器阵列的水平面的交错型图形。采用了用于位线的对角位线单元及垂直绞合的存储器单元阵列的一个例子已在同时待审的美国专利申请S/N＿＿，代理证号96E9190US及FI8960449，由John DeBrosse等于1997年6月30日申请的文件中予以公开，请全面地参考该文件中指定的代理人及包含在内的内容(以下，称为是DeBrosse等人的申请)。在图1A的结构中，与多个存储器块之间的本地字线驱动器单元相连的位线的交错图形，导致浪费了每一个存储器块边缘的区域Ap处的芯片面积。该面积损失是图形的位线倾角θ和垂直绞合区的长度DT的函数。因此，对于采用了对角位线的高密度存储器，需要一种改进了的结构，这种结构能减小或大体上消除上述的面积损失，以便对一个给定的存储器容量，可实现更小的芯片尺寸。本专利技术是直接针对能高效使用芯片面积的具有对角位线及双字线结构的高密度半导体存储器。在一个示范的实施例中，半导体存储器包括一个存储器单元的存储器单元阵列及若干对角位线，所述存储器单元是以行及列排列的，所述对角位线被排列为一种沿着存储器单元阵列的水平方向进行变化的图形，以方便对存储器单元的访问。将所述位线排列为与若干双字线非正交，这里每一个双字线包括第一层上的一条主字线及第二层上的若干本地字线。所述每个本地字线通过若干隔开的电连接与若干存储器单元及公共行的主字线相连。例如可以是电触点的电连接器，在沿着存储器单元阵列的水平方向上，大体上分布为与位线相同的图形。可将位线排列为折合的或开放的结构。很有利的是，由分段字线型的对角位线型存储器的这种已有技术所显示出的实际面积损失被本专利技术大大地消除了。图1A显示了采用了分段字线的对角位线型存储器的已有技术的示意图；图1B显示了简化的分段字线结构；图2显示了在垂直平面内的位线结构；图3是本专利技术的一个典型的DRAM的示意框图；图4示意性地显示了图3中的DRAM部分；图5显示了一个典型的本地字线结构；图6是与一个单独的存储器单元区域相应的一部分DRAM的平面示图；图7是沿着图6中的线7-7切开的剖面示图；图8是图3中的存储器阵列的三维剖面的透视图；图9和10是显示了依据本专利技术的DRAM的位线和字线的结构的平面图；以及图11显示了在本专利技术的实施例中使用的被接合的双字线结构。本专利技术涉及空间有效的本文档来自技高网...

【技术保护点】
一种半导体存储器，包括： 成行成列地排列存储器单元的一个存储器单元阵列； 多个被排列为一种图形的对角位线，该图形沿着所述存储器单元阵列在水平方向变化，以方便对所述存储器单元的访问； 多个与位线不垂直的双字线，其中一个双字线包括一条在第一层的主字线和多个在第二层的本地字线，所述本地字线通过多个隔开的电连接与公共行的主字线相连，每个本地字线与多个存储器单元相连； 其中所述电连接实际上分布为所述图形，该图形沿着所述存储器单元阵列在水平方向发生变化。

【技术特征摘要】
US 1997-9-29 9394551．一种半导体存储器，包括成行成列地排列存储器单元的一个存储器单元阵列；多个被排列为一种图形的对角位线，该图形沿着所述存储器单元阵列在水平方向变化，以方便对所述存储器单元的访问；多个与位线不垂直的双字线，其中一个双字线包括一条在第一层的主字线和多个在第二层的本地字线，所述本地字线通过多个隔开的电连接与公共行的主字线相连，每个本地字线与多个存储器单元相连；其中所述电连接实际上分布为所述图形，该图形沿着所述存储器单元阵列在水平方向发生变化。2．如权利要求1的半导体存储器，其中所述电连接是所述第一和第二层之间的电触点。3．如权利要求1的所述半导体存储器，其中所述位线是折合位线。4．如权利要求3的半导体存储器，其中在折合位线中的一个垂直绞合发生在半导体存储器的每个区域，在该区域中在所述位线图形的水平方向发生变化。5．如权利要求1的半导体存储器，其中将所述位线以开放位线结构排列。6．如权利要求1的半导体存储器，其中所述存储器单元实际上是6F2单元。7．如权利要求1的半导体存储器，其中将所述电连接在交错行中以交错结构排列。8．如权利要求1的半导体存储器，其中在公共行的相邻电连接之间的距离沿任何给定的行而变化，以便实际上调整沿着该行访问存储器单元的延迟时间。9．如权利要求1的半导体存储器，其中所述在水平方向变化的图形是一种交错型图形。10．如权利要求1的半导体存储器，其中所述存储器包括一个动态随机存取存储器。11．一种半导体存储器，包括一个在第一平面内具有主表面的存储器单元阵列；多个位线对，其中位线包括一条与多个真存储器单元耦合的真位线，...

【专利技术属性】
技术研发人员：格哈德米勒，桐畑敏明，海因茨霍尼格施密德，
申请(专利权)人：西门子公司，国际商业机器公司，
类型：发明
国别省市：DE[德国]