多重位闪存的参考电流产生电路制造技术

一种多重位闪存的参考电流产生电路，是使用相同的一推升字符线电压，来施加于不同参考电流产生单元的参考存储单元的栅极，并以施加不同的基底电压于参考存储单元的基底，来达成所需不同准位的参考电流，故可有效改善参考电流随着温度及电源电压Ｖ＃－［ＣＣ］的变化而有不同漂移的问题。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是有关于一种多重位闪存(Multiple Bit F1ash Memory)，且特别是有关于一种多重位闪存的参考电流产生电路。典型的闪存是由许多的快闪存储单元(Flash Cell)所组成，每一快闪存储单元则通常用来储存一个位的数据。快闪存储单元的结构以掺杂的多晶硅制作浮置栅极(Floating Gate)与控制栅极(Control Gate)，而浮置栅极与控制栅极之间则以介电层相隔，且浮置栅极与基底间以穿隧氧化层(Tunnel Oxide)相隔。当对快闪存储单元进行写入/清除数据的操作时，是于其控制栅极与漏极施加偏压，以使电子注入浮置栅极或将电子从浮置栅极拉出。而当读取快闪存储单元中的数据时，则于控制栅极上施加一字符线电压(Word-Line Voltage)，此时浮置栅极的带电状态会影响其下通道(Channel)的开/关状态，而此通道的开/关状态即为判读数据值“0”或“1”的依据。随着半导体科技的进步及对于闪存容量增加的需求，于是发展出一种多重位闪存，也就是说，其中的每一快闪存储单元储存两个位以上的数据。因此，当读取快闪存储单元所储存的数据时，必须将读取的电流与参考电流作比较，来判断其所储存的数据值。请参考附图说明图1所示，其为一闪存的2位快闪存储单元的启始电压(Threshold Voltage)分布示意图。图中的横坐标代表启始电压Vth大小，纵坐标则代表每一启始电压Vth的快闪存储单元的数量，通常其数量分布情形会如图所示而呈现一高斯分布。图中显示，当清除快闪存储单元时，其启始电压Vth将位于EV以下；当写入“01”数据值至快闪存储单元时，其启始电压Vth将位于PV1至低于R2之间；当写入“10”数据值至快闪存储单元时，其启始电压Vth将位于PV2至低于R3之间；而当写入“11”数据值至快闪存储单元时，其启始电压Vth则位于PV3以上。故当执行清除快闪存储单元时，将施加EV的字符线电压于控制栅极，并通过读取的电流来判断清除动作是否完成；当执行写入“01”、“10”及“11”数据值至快闪存储单元时，将分别施加PV1、PV2及PV3的字符线电压于控制栅极，并通过读取的电流来判断写入动作是否完成；而当执行读取快闪存储单元储存的数据值时，则分别施加R1、R2及R3的字符线电压于控制栅极，并通过读取的电流来判断读取的数据值为何，其中并将读取的电流与参考电流产生电路所产生的参考电流作比较，以判断其读取的数据值。公知为了达成上述目的所使用的参考电流产生电路，以不同准位的推升字符线电压(Boosted Word-Line Voltage，简称BWLV)施加于不同参考存储单元(reference Cell)的栅极来达成。如以上述的2位快闪存储单元为例，因共有EV、PV1、PV2、PV3、R1、R2及R3等清除确认(Erase Verify)/写入确认(Program Verify)/读取(Read)的7种不同准位的字符线电压，故将须要7种不同准位的推升字符线电压来完成，如以3位快闪存储单元为例则更须15种不同准位的推升字符线电压来完成。由于各推升字符线电压易受温度及电源电压VCC变化的影响而有不同的变化，导致以此方式的参考电流产生电路所产生的各参考电流，也将随着温度及电源电压VCC的变化而有不同的漂移。为达上述及其它目的，本专利技术提供一种参考电流产生电路，适用于一多重位闪存，此参考电流产生电路包括多个参考电流产生单元，而每一参考电流产生单元则包括一负载及一参考存储单元。负载具有第一连接端及第二连接端，第一连接端连接一工作电源，第二连接端则连接参考存储单元的第一源/漏极，参考存储单元的第二源/漏极接地，栅极连接一推升字符线电压，基底则连接一基底电压。其中，每一参考电流产生单元的栅极连接至相同的一推升字符线电压，而每一参考电流产生单元的基底所连接的基底电压，则依参考电流产生单元所需产生的一参考电流的大小而不同。本专利技术的较佳实施例中，其参考存储单元为一虚拟存储单元(Dummy Cell)，而所谓虚拟存储单元将相同结构的多重位闪存的快闪存储单元的浮置栅极与控制栅极连接在一起而成。其中，为了更易于掌握参考存储单元特性，故将参考存储单元的网关的长度与宽度的尺寸制作得较多重位闪存的快闪存储单元的网关的长度与宽度的尺寸为大，例如设计参考存储单元的网关的长度与宽度尺寸为1μm。此外，为了更进一步改善参考存储单元的特性，可将多于每一参考电流产生单元所需的参考存储单元制作于同一布局区块(bank)中，并取用其中的一参考存储单元或多个相同参考存储单元来产生参考电流。而当取用同一布局区块中的多个相同参考存储单元来产生参考电流时，将取用的所有相同参考存储单元并联连接在一起，以产生参考电流。由上述的说明中可知，由于本专利技术提供的一种参考电流产生电路使用相同的一推升字符线电压，来施加于不同参考存储单元的栅极，并以施加不同的基底电压于参考存储单元的基底，来达成所需不同准位的参考电流，故可有效改善参考电流随着温度及电源电压VCC的变化而有不同漂移问题。200参考电流产生电路210、270负载211、271第一连接端212、272第二连接端213、273第一源/漏极214、274第二源/漏极215、275栅极216、276基极如以2位快闪存储单元为例则图中将有bank1～bank7等共7个参考电流产生单元，参考电流产生单元bank1包括负载210及并联连接的参考存储单元k11～k1n，而参考电流产生单元bank7则包括负载270及并联连接的参考存储单元k71～k7n，其它未绘示的参考电流产生单元bank2～bank6的结构也相同。其中，参考存储单元k11～k7n例如为一虚拟存储单元(DummyCell)，亦即将相同结构的多重位闪存的快闪存储单元的浮置栅极与控制栅极连接在一起。因一般网关尺寸较大的工艺，其特性会较易于掌握，故为了更易于掌握此参考存储单元k11～k7n的特性，使产生的参考电流更为准确，乃将此参考存储单元k11～k7n的网关的长度与宽度的尺寸，制作得较多重位闪存的快闪存储单元的网关的长度与宽度的尺寸为大，例如当多重位闪存的工艺使用0.18μm工艺时，可将参考存储单元k11～k7n的网关的长度与宽度的尺寸设计为1μm。。此外，在布局设计时，为了更进一步改善参考存储单元k11～k7n的特性，可将每一参考电流产生单元bank1～bank7所需的参考存储单元k11～k7n个别制作于同一布局区块(bank)中。亦即参考存储单元k11～k1n制作于同一布局区块中，而参考存储单元k71～k7n也制作于另一布局区块中，并于每一布局区块选用非布局区块边界的参考存储单元来使用，以降低边际效应造成的特性变化因素。如图所示，参考电流产生单元bank1的负载210具有第一连接端211及第二连接端212，第一连接端211连接一工作电源VDD，第二连接端212则连接参考存储单元k11～k1n等并联连接的第一源/漏极213，参考存储单元k11～k1n等并联连接的第二源/漏极214则接地，栅极215并联连接至一推升字符线电压BWLV，基底216则并联连接至一基底电压Vb1，以产生一参考电流Id1。另参考电流产生单元bank7的负载270具有第一连接本文档来自技高网...

【技术保护点】
一种参考电流产生电路，适用于一多重位闪存，包括多个参考电流产生单元，其特征是，每一该些参考电流产生单元包括：一负载，具有一第一连接端及一第二连接端，该第一连接端连接一工作电源；以及一参考存储单元，具有一基底、一栅极、一第一源／漏极及 一第二源／漏极，该第一源／漏极连接该第二连接端，该第二源／漏极接地，该栅极连接一推升字符线电压，该基底连接一基底电压；其中，每一该些参考电流产生单元的该栅极连接至相同的一该推升字符线电压，而每一该些参考电流产生单元的该基底所连接的该基底 电压，则依该些参考电流产生单元所需产生的参考电流的大小而不同。

【技术特征摘要】
1.一种参考电流产生电路，适用于一多重位闪存，包括多个参考电流产生单元，其特征是，每一该些参考电流产生单元包括一负载，具有一第一连接端及一第二连接端，该第一连接端连接一工作电源；以及一参考存储单元，具有一基底、一栅极、一第一源/漏极及一第二源/漏极，该第一源/漏极连接该第二连接端，该第二源/漏极接地，该栅极连接一推升字符线电压，该基底连接一基底电压；其中，每一该些参考电流产生单元的该栅极连接至相同的一该推升字符线电压，而每一该些参考电流产生单元的该基底所连接的该基底电压，则依该些参考电流产生单元所需产生的参考电流的大小而不同。2.如权利要求1所述的参考电...

【专利技术属性】
技术研发人员：范左鸿，叶致锴，卢道政，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]