移位寄存器块及具备它的数据信号线驱动电路、显示装置制造方法及图纸

一种移位寄存器块，它是至少具备１个系列的根据时钟信号对输入信号进行输出的多个单元电路级联连接而成的、从由各单元电路构成的输出级依次输出选择信号的移位寄存器的移位寄存器块，其特征在于：　　　　隔着与构成该系列的移位寄存器（ＳＲ、ＳＲ１）的单元电路（Ｆ／Ｆ，Ｆ／Ｆ１）不同的另外的电路（ＷＲ、ＷＲ１、Ｆ／Ｆ２、ＷＲ２），配置构成前一输出级的单元电路和构成下一输出级的单元电路。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及例如适用于以有源矩阵方式驱动的显示装置的移位寄存器块以及具备它的数据信号线驱动电路、显示装置。
技术介绍
近年来，使用薄膜晶体管(TFT)等的有源矩阵型的图像显示装置(显示装置)，作为图像品质高的显示装置正引人注目。这里，首先参照图20，对有源矩阵型图像显示装置进行说明。如图20所示，该图像显示装置具备具有配置成矩阵状的多个像素108…的像素阵列102；驱动像素阵列102的数据信号线s1…的数据信号线驱动电路103；驱动像素阵列102的扫描信号线g1…的扫描信号线驱动电路104；向两驱动电路103、104供给电力的电源电路105；以及向两驱动电路103、104供给控制信号的控制电路106。在像素阵列102中设置了上述的多个像素108…以及多条数据信号线s1…、与这些数据信号线s1…交叉的多条扫描信号线g1…，上述像素108与各数据信号线s1和各扫描信号线g1的组合对应地配置。控制电路106输出表示应在像素阵列102中显示的图像的影像信号dat。这里，影像信号dat以时分方式传送表示图像的各像素108的显示状态的影像数据。上述控制电路106向数据信号线驱动电路103输出时钟信号sck和启动脉冲信号ssp，向扫描信号线驱动电路104输出时钟信号gck和启动脉冲信号gsp，与影像信号dat一起，作为在像素阵列102上正确显示影像信号dat的定时信号。扫描信号线驱动电路104与上述时钟信号gck等定时信号同步地依次选择多条扫描信号线g1…。另外，数据信号线驱动电路103与上述时钟信号sck等定时信号同步工作，定出与各数据信号线s1相应的时序。然后，再按各时序对上述影像信号dat取样，将相应于取样结果的信号写入各数据信号线s1。另一方面，各像素108在与各自对应的扫描信号线g1被选择的期间(水平期间)，根据输出到与各自对应的数据信号线s1上的数据控制各自的明亮度。据此，在像素阵列102上显示影像信号dat所表示的图像。下面说明上述数据信号线驱动电路的电路结构。在所处理的影像信号dat是模拟信号时与是数字信号时，数据信号线驱动电路是不同的，但无论那种场合，都是由移位寄存器和对其被分别输入从该移位寄存器的各级依次输出的选择信号，并对该输出信号进行处理的多个波形处理电路(处理电路)构成。移位寄存器是根据另外输入了输入脉冲的时钟信号进行输出的多个触发器(单元电路)级联连接而成的结构，各触发器构成移位寄存器的1个输出级。当启动脉冲信号(输入信号)输入到移位寄存器时，以其输入侧的第1级触发器作为初级，各级按时钟信号的时序依次输出启动脉冲信号。图17示出了设置了1个系列的移位寄存器sr的数据信号线驱动电路的现有布局。如该图所示，与各数据信号线s1的排列对应地配置1个触发器F/F。这里，与n条数据信号线s1对应地，触发器F/F(1)、F/F(2)、…、F/F(n)被排列成一条直线，级联连接而成。即，时钟信号(控制信号)sck被共用地输入各触发器F/F，同时启动脉冲信号(控制信号)ssp被输入到初级触发器F/F(1)的输入端子IN，来自触发器F/F(1)的输出端子OUT的输出信号被输入至下一级触发器F/F(2)的输入端子IN和波形处理电路WR(1)的输入端子IN。另外，来自第2级触发器F/F(2)的输出端子OUT的输出信号被输入至第3级触发器F/F(3)的输入端子IN和波形处理电路WR(2)的输入端子IN，以下依此类推。然后，被输入从该移位寄存器的各触发器F/F输出的信号的多个波形处理电路WR(1)、WR(2)、…、WR(n)配置在对应的触发器F/F的数据信号线s1的线方向，即在靠近数据信号线s1的起始端一侧。用该1个触发器F/F和与之对应的1个波形处理电路WR构成驱动1条数据信号线s1的电路块。再有，在本说明书中，以下称各数据信号线s1的排列方向，即扫描信号线g1的线方向为水平方向，称与之正交的方向，即数据信号线s1的线方向为垂直方向。另一方面，在数据信号线驱动电路中，也还有将移位寄存器制成多个系列，而将各系列的移位寄存器的输出级数，亦即触发器F/F的数目减少的结构。在本说明书中，无论移位寄存器的系列数如何，都将可以确保必要的输出级数的移位寄存器的集合作为整体，定义为移位寄存器块。将移位寄存器制成多个系列的目的之一是为了降低驱动电路的驱动频率。例如，通过将移位寄存器制成2个系列，可以使驱动频率为原来的1/2。图18示出了具有2个系列的移位寄存器的结构的数据信号线驱动电路中的现有的布局。如该图所示，由触发器F/F1(1)、F/F1(2)….、F/F1(m)构成，被输入时钟信号sck1和启动脉冲信号ssp1作为控制信号的第1系列移位寄存器sr1；以及由触发器F/F2(1)、F/F2(2)、…、F/F2(m)构成，被输入时钟信号sck2和启动脉冲信号ssp2作为控制信号的第2系列移位寄存器sr2在垂直方向上并排配置。然后，被输入来自构成第1系列移位寄存器sr1的触发器F/F1(1)～F/F1(m)的输出信号的多个波形处理电路WR1(1)～WR1(m)配置在第1系列移位寄存器sr1与第2系列移位寄存器sr2之间，同样地，被输入来自构成第2系列移位寄存器sr2的触发器F/F2(1)～F/F2(m)的输出信号的多个波形处理电路WR2(1)～WR2(m)与第2系列移位寄存器平行地配置。另外，这样的在数据信号线驱动电路中将移位寄存器制成多个系列的结构除去以降低驱动频率为目的外，还用于除具有正规的移位寄存器外，还备有冗余的移位寄存器作为为缺陷备用的冗余电路这样的目的等(例如参照美国专利第5889504说明书(日本国公开专利公报《特开平8-212793号公报》1996年8月20日公开))。另外，现在在有源矩阵型显示装置中，还存在将影像信号分割，生成分割影像信号，对传送至多条影像信号线的分割影像信号同时进行取样的驱动方法(例如参照日本国公开专利公报《特开平11-24632号公报》1999年1月29日公开)。这样的驱动称为相展开，现利用图19进行说明。在不对影像信号dat进行分割的无相展开的结构中，将红(R)绿(G)蓝(B)三个像素作为1组，每1组需要1个电路块。这里，借助于由1个触发器F/F和与之对应的1个波形处理电路WR构成的上述电路块之一的输出，上述三个像素作为1组同时被驱动。与此相对照，在将影像信号一分为二的2相展开中，与不进行相展开的结构相比，虽然影像信号线的条数加了一倍，但是由于能够在相同的时刻对将RGB三个像素作为1组进行驱动的数据信号线SL的2组进行取样，所以可以对2组配置1个电路块。然后，在4相展开中，由于能够在相同的时刻对将RGB三个像素作为1组进行驱动的数据信号线SL的4组进行取样，所以可以对4组配置1个电路块，在8相展开中，可以对8组配置1个电路块。这样，借助于相展开，虽然影像信号线的条数随着分割数而增加，但由于能够用1个电路块驱动其数量等于分割数的多个组，所以能够拓宽分配给1个电路块的、由像素间距规定的水平方向的空间，并且可以降低取样频率。如上所述，在数据信号线驱动电路中，逐渐采用了将影像信号进行分割的相展开。由于通过进行相展开可以同时驱动多条数据信号线SL…，所以在水平方向拓宽了用于配置电路本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种移位寄存器块，它是至少具备1个系列的根据时钟信号对输入信号进行输出的多个单元电路级联连接而成的、从由各单元电路构成的输出级依次输出选择信号的移位寄存器的移位寄存器块，其特征在于隔着与构成该系列的移位寄存器(SR、SR1)的单元电路(F/F，F/F1)不同的另外的电路(WR、WR1、F/F2、WR2)，配置构成前一输出级的单元电路和构成下一输出级的单元电路。2.如权利要求1所述的移位寄存器块，其特征在于上述单元电路是触发电路。3.如权利要求1所述的移位寄存器块，其特征在于上述另外的电路是被输入来自构成该系列的移位寄存器的单元电路的输出信号，并对该输出信号进行处理的处理电路(WR、WR1)。4.如权利要求1所述的移位寄存器块，其特征在于上述另外的电路是构成系列不同的移位寄存器(SR2)的单元电路(F/F2)。5.如权利要求1所述的移位寄存器块，其特征在于上述另外的电路是被输入来自构成该系列的移位寄存器(SR1)的单元电路(F/F1)的输出信号，并对该输出信号进行处理的处理电路(WR1)；构成系列不同的移位寄存器(SR2)的单元电路(F/F2)；以及被输入构成该系列不同的移位寄存器的单元电路的输出信号，并对该输出信号进行处理的处理电路(WR2)。6.如权利要求4或5所述的移位寄存器块，其特征在于与各系列的移位寄存器(SR1、SR2)相关的信号线路径(80、81)以位于构成多个系列的移位寄存器的单元电路列的两侧的方式对半分开地设置在系列之间。7.一种信号线驱动电路，它是具有移位寄存器块、利用从该移位寄存器块依次输出的选择信号驱动多条信号线(SL、GL)的信号线驱动电路(3、4)，其特征在于上述移位寄存器块至少具备1个系列的根据时钟信号对输入信号进行输出的多个单元电路(F/F)级联连接而成的、从由各单元电路构成的输出级依次输出选择信号的移位寄存器(SR)，并且隔着与构成该系列的移位寄存器的单元电路不同的另外的电路(WR)，配置构成前一输出级的单元电路和构成下一输出级的单元电路。8.一种数据信号线驱动电路，它是具有对应该基于从移位寄存器块依次输出的选择信号、来自影像信号传送至各数据信号线(SL)的影像数据进行取样的取样部(14)，驱动多条数据信号线的数据信号线驱动电路(3)，其特征在于上述移位寄存器块至少具备1个系列的根据时钟信号对...

【专利技术属性】
技术研发人员：前田和宏，鹫尾一，松田英二，村上祐一郎，
申请(专利权)人：夏普株式会社，
类型：发明
国别省市：