【技术实现步骤摘要】
本专利技术涉及非易失性可编程半导体存储器的测试，特别涉及测试非易失性可编程半导体存储单元的可编程性，这些半导体存储单元利用电介质，例如MOS栅电介质的击穿现象来存储数字信息。
技术介绍
非易失性存储器在断电时仍然保存所存储的数据，这在很多不同类型的计算机和其他电子设备中是需要的，或者至少是非常希望的。用于制造各种类型的非易失存储器的各种工艺改进趋于滞后于广泛应用的工艺，诸如先进的CMOS逻辑工艺。例如，用于像快闪EEPROM器件的器件工艺往往比标准的先进CMOS逻辑工艺多30％的掩模步骤，以便制造高电压发生电路、三阱、浮置栅、ONO层，以及在这些器件中一般具有的特殊的源和漏结所需的各种特殊区域和结构。据此，用于快闪器件的工艺趋于落后于标准的先进CMOS逻辑工艺一到两代，并且每片晶片的成本要比后者贵30％左右。作为另一个例子，反熔丝工艺必须适合于制作各种反熔丝结构和高电压电路，因此该工艺同样趋于比标准的先进CMOS工艺落后大约一代。在我们在2001年12月17日提交的共同未决美国专利申请序列号No.10/024,327和在2001年9月18日提交的美国专利申请序...
【技术保护点】
一种测试存储单元的装置，该存储单元包含选择晶体管和数据存储元件，所述选择晶体管具有连接到选择字线的栅极、连接到所述数据存储元件的第一端子的源极、和连接到列位线的漏极，所述装置包含：连接到所述列位线的第一列晶体管；通过所述选择 字线连接到所述选择晶体管的所述栅极的字线解码器，所述字线解码器提供输出信号给所述选择晶体管以激活所述选择晶体管，所述字线解码器还提供将施加给所述数据存储元件的第二端子的测试电压；读出放大器，该读出放大器将输入电压和参考电压进行比较， 如果所述输入电压比所述参考电压高，则读出放大器表示所述存储单元测试可编程，所...
【技术特征摘要】
US 2004-3-9 10/7962701.一种测试存储单元的装置，该存储单元包含选择晶体管和数据存储元件，所述选择晶体管具有连接到选择字线的栅极、连接到所述数据存储元件的第一端子的源极、和连接到列位线的漏极，所述装置包含连接到所述列位线的第一列晶体管；通过所述选择字线连接到所述选择晶体管的所述栅极的字线解码器，所述字线解码器提供输出信号给所述选择晶体管以激活所述选择晶体管，所述字线解码器还提供将施加给所述数据存储元件的第二端子的测试电压；读出放大器，该读出放大器将输入电压和参考电压进行比较，如果所述输入电压比所述参考电压高，则读出放大器表示所述存储单元测试可编程，所述输入电压表示流过所述数据存储元件的福勒-诺德海姆电流。2.权利要求1的装置，其中所述测试电压比所述数据存储元件的编程电压小。3.权利要求1的装置，其中数据存储元件是MOS电容器。4.权利要求1的装置，其中所述数据存储元件包含形成所述第二端子的导电结构、位于所述导电结构下方用于物理存储数据的超薄电介质、和位于超薄电介质和导电结构下方的形成所述第一端子的掺杂半导体区。5.权利要求1的装置，还包含所述位线上与所述第一列晶体管串联的第二列晶体管，其中从所述第一和第二列晶体管之间提取所述输入电压。6.权利要求1的装置，还包含控制电路，此控制电路接收来自所述读出放大器的输出，该输出表示所述数据存储元件的可编程性，如果所述数据存储元件测试可编程，那么所述控制电路工作以终止所述测试电压。7.一种用来测试存储单元的装置，所述存储单元包含选择晶体管和数据存储元件，所述选择晶体管具有连接到选择字线的栅极、连接到所述数据存储元件的第一端子的源极、和连接到列位线的漏极，所述装置包含连接到所述列位线的第一列晶体管；通过所述选择字线连接到所述选择晶体管的所述栅极的字线解码器，所述字线解码器能导通所述选择晶体管，所述所述字线解码器还能提供测试电压给所述数据存储元件的第二端子；当施加所述测试电压时用于测量流过所述数据存储元件的电流、并且如果所述电流大于参考值则提供测试可编程信号的装置。8.权利要求7的装置，其中所述测试电压比所述数据存储元件的编程电压小。9.权利要求7的装置，其中数据存储元件是MOS电容器。10.权利要求7的装置，其中所...
【专利技术属性】
技术研发人员：J王，D方，JZ彭，F叶，MD弗利斯勒，
申请(专利权)人：基洛帕斯技术公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。