非易失性存储设备中使用的行解码器电路制造技术

在这里公开的发明专利技术是一种非易失性存储设备。该非易失性存储设备包括：第一晶体管，其连接在第一电压和控制节点之间，并由第二电压控制；第二晶体管，其连接在第一电压和控制节点之间，并由第三电压控制；以及字线驱动器，用于响应控制节点的电压来驱动字线。在擦除操作期间，第二电压被设置为地电压。在擦除操作期间，第三电压被设置为电源电压。

【技术实现步骤摘要】

本专利技术一般涉及半导体存储设备，更具体地，涉及使用在非易失性存储设备中的行解码器电路。
技术介绍
如所公知的，半导体存储设备中具有以行和列的矩阵格式排列的存储单元。为了向任何存储单元写入数据/从任何存储单元读取数据，都应该选择行和列。换言之，半导体存储设备应该具有用于选择行的电路(在下文中称为“行解码器电路”)和用于选择列的电路。存储容量越大，连接到行/列的存储单元的数目就越大。即，由于增加了行/列的载荷，用于驱动行/列的时间导致访问时间的增加。为了克服这些问题，最近已经提出了各种技术。典型的例子是分级行/列结构。在韩国公开公布第10-2004-0015901号中公开了具有分级行/列结构的行解码器电路，通过引用将该公布合并于此。图1是示出根据传统技术的非易失性存储设备中的行解码器电路的电路图。在上述的韩国公开公布中登载了图1的解码器电路。图1的解码器电路是对应于一个全局字线GWL的局部解码器电路。本领域的技术人员将清楚地理解，以相同的方式构建对应于剩余全局字线的局部解码器电路。在擦除操作期间，对图1的局部解码器电路说明如下。在擦除操作期间，应该向字线WL0-WLi提供大约-10本文档来自技高网...

【技术保护点】
一种行解码器电路，在能够在读取、编程、和擦除模式下操作的非易失性存储设备中使用，该行解码器电路包括：第一晶体管，其连接在第一电压和控制节点之间，并由第二电压控制；第二晶体管，其连接在第一电压和控制节点之间，并由第三电压控制； 以及字线驱动器，用于响应控制节点的电压来驱动字线。

【技术特征摘要】
KR 2004-10-7 80080/041.一种行解码器电路，在能够在读取、编程、和擦除模式下操作的非易失性存储设备中使用，该行解码器电路包括第一晶体管，其连接在第一电压和控制节点之间，并由第二电压控制；第二晶体管，其连接在第一电压和控制节点之间，并由第三电压控制；以及字线驱动器，用于响应控制节点的电压来驱动字线。2.根据权利要求1的行解码器电路，其中在擦除操作期间，第二电压被设置为地电压，而第三电压被设置为电源电压。3.根据权利要求1的行解码器电路，其中在除擦除操作之外的剩余操作期间，第三电压被设置为地电压。4.根据权利要求1的行解码器电路，还包括开关，用于在读取和编程操作期间响应选择信号将控制节点连接到地电压和电源电压之一。5.根据权利要求4的行解码器电路，其中所述开关包括与第二开关晶体管串联连接的第一开关晶体管。6.根据权利要求4的行解码器电路，其中所述开关包括与第四开关晶体管串联连接的第三开关晶体管。7.根据权利要求1的行解码器电路，其中第一晶体管是PMOS晶体管，而第二晶体管是NMOS晶体管。8.根据权利要求1的行解码器电路，其中在所述擦除...

【专利技术属性】
技术研发人员：朴镇城，金明载，李升根，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]