多埠暂存器档案的平衡位元胞设计制造技术

一种在处理器储存单元的多埠暂存器档案中，用来储存一资料位元的改良式位元胞设计。该位元胞包括具有第一负载的第一组读取位元线，以及具有第二负载的第二组读取位元线，其中第二负载是与第一负载完全相等。该位元胞更包括一讯号驱动电路，该讯号驱动电路具有第一节点及第二节点，其中第一节点是连接至第一组读取位元线，且第二节点是连接至第二组读取位元线。

【技术实现步骤摘要】

本专利技术是有关于一种处理器与在处理器内暂时储存资料的暂存器档案，且特别是有关于一种用于多埠暂存器档案的位元胞的改良式电路设计。
技术介绍
处理器一般会包含某些类型的储存系统，用来在处理器运作期间暂时储存资料之用。其中一种内建在处理器中的暂时储存元件被称为“暂存器档案”(register file)。暂存器档案一般包含针对该特定处理器的特殊设计。举例而言，根据处理器的设计，暂存器档案可包含多个埠(ports)，以允许用并行方式存取储存在暂存器档案中的资料，藉此可同时执行多数个读取和/或写入动作。目前常见的多埠暂存器档案(multi-port registerfiles)一般具有两或四个埠。然而，可预期还会有其他不同埠数的暂存器档案问世。多埠暂存器档案的其中某些埠是用来当成读取埠(read ports)，而其他埠则当成写入埠(write ports)使用。举例而言，一个6埠暂存器档案可包含两个写入埠及四个读取埠。其中，每个埠都会包含多数个“位元线”(bitlines)，且该些位元线是导向对应于多数个输入正反器(inputflip-flops)或输出正反器(output flip-flops)。从暂存器档案的外部来看，输入正反器计算经由写入位元线(write bitlines)输入暂存器档案的资料。从暂存器档案所输出的资料会沿着读取位元线(read bitlines)传送，而且输出正反器会计算从读取位元线传送至处理器其他元件的资料。每个埠的位元线个数及对应的输入及输出正反器的个数，都会与暂存器档案可处理的资料值尺寸的位元数相等。在一个具有八位元的资料值的范例中，多埠暂存器档案的每个埠都会具有导向八个对应正反器的八条位元线。为提升资料存取速度，一个八位元资料值的所有八个位元，都可以沿着一特定埠的平行位元线，在正反器与暂存器档案内部的八个对应“位元胞”(bitcells)之间并行传送。来自输入正反器的资料值可被写入暂存器档案的位元胞，而且在位元胞中的资料值，可被读出至输出暂存器。在写入动作期间，该些资料格式会沿着特定输入埠的八条对应写入位元线，从输入正反器传送至位元胞。在读取动作期间，该些资料格式会沿着特定输出埠的八条对应读取位元线，从位元胞传送至输出正反器。图1是绘示一个用于6埠暂存器档案的习知位元胞10的示意图。位元胞10包括两个写入位元线WBL0、WBL1与四个读取位元线RBL0、RBL1、RBL2、RBL3。此外，位元胞10中包含驱动器(driver)12，用来驱动所有的四个读取位元线。位元胞10更加包括反向器(inverter)14，在此又称为看守器(keeper)，其是与驱动器12并联，用来以与驱动器12传送讯号相反的方向传送讯号。写入位元线WBL0、WBL1包含驱动器16及18。其中，写入位元线及读取位元线的每一位元线都包括一个传输闸(transmission gate)20，也就是一个场效晶体管(field effect transistor、FET)，用来控制沿着对应位元线传送的资料。每一传输闸20都会在其闸极端点(gateterminal)接收一控制讯号，用来开启或关闭传输闸20。举例而言，在读取位元线RBL0、RBL1、RBL2、RBL3上，四个对应的FET会分别接收读取字元线控制讯号RDWL0、RDWL1、RDWL2、RDWL3。此外，在写入位元线WBL0、WBL1上的FET 19会在其个别闸极上，接收写入字元线控制讯号WRWL0、WRWL1。习知的位元胞10是架构成使驱动器12可自行驱动所有的四个读取位元线，因此具有不少缺点。为维持较快的处理速度及可驱动读取位元线，驱动器12的体积必须相当庞大。因为驱动器12的体积庞大，所以习知的位元胞10很可能会发生串音耦合干扰(crosstalk coupling)，造成强驱动讯号会以不正确方式，与看守器的分枝耦合。串音耦合干扰也会发生在邻近的位元线RBL0、RBL1、RBL2、RBL3之间。此外，因驱动器12的体积庞大，为驱动较大的驱动器12，在写入位元线的上的驱动器16及18的体积也必须相对增加。习知位元胞10的另一缺点为驱动器12所驱动的负载会根据传输闸20的状态而改变。如果开启FET闸20的读取字元线控制讯号RDWL0、RDWL1、RDWL2、RDWL3的个数相当高，则驱动器12会有相当大的负载。举例而言，当闸为关闭时，驱动器12只会看到FET 20的一边，而当闸为开启时，驱动器12则会看到其两边。因此，负载会根据开启的闸个数而变。因此，暂存器档案的存取时间并不固定，造成更难符合严厉的时序规格条件。此外，如果无法符合时序规格，则为因应可变负载条件可能需要加入一个额外的补偿电路，以产生固定的存取时间。加入额外的补偿电路不仅会增加工作量，而且也会造成输出延迟。以下说明的本专利技术提出的改良式位元胞设计将有效改善上述习知技艺的缺点。
技术实现思路
有鉴于此，本专利技术提供一种用来暂时储存即将处理的资料的处理器或微处理器的储存单元。举例而言，在此所说明的处理器包括一或多个处理单元，其中每一处理单元是架构成在处理器内处理资料。该处理器更加包括一个与该些处理单元连接的暂时储存单元。暂时储存单元包括多数个输入正反器，用来从该些处理单元接收资料；一个多埠暂存器档案，其是具有一或多个写入埠及至少两个读取埠；以及多数个输出正反器，用来将资料传送至该些处理单元。其中，多埠暂存器档案的每一该些写入埠都包括与该些输入正反器相连的多数个写入位元线对。多埠暂存器档案的每一该些读取埠都包括与该些输出正反器相连的多数个读取位元线。此外，多埠暂存器档案更加包括一个位元胞阵列(array of bitcells)，其中每一位元胞都具有一平衡架构，且在该平衡架构中，相同个数的读取位元线会与讯号驱动电路的每一边相连。每一该些写入位元线对都包括与讯号驱动电路的第一边相连的第一写入位元线，以及与讯号驱动电路的第二边相连的第二写入位元线。最后，讯号驱动电路包括逆向驱动器(oppositely-directed drivers)的多数个平行分枝。本专利技术更加提供一种可允许同时存取资料的多埠暂存器档案。在此所述的多埠暂存器档案的一范例包括一或多个写入埠，其中每一该些写入埠都具有用来接收资料的多数个写入位元线对。多埠暂存器档案更加包括两或多个写入埠，其中每一该些写入埠都包括用来传送资料的多数个读取位元线。此外，该多埠暂存器档案更加包括一个位元胞阵列，其中每一位元胞都包括具有一第一节点及一第二节点的一个讯号驱动电路。该第一节点是与第一组读取位元线相连，而第二节点是与第二组读取位元线相连。讯号驱动电路可在第一及第二节点上，驱动完全相同的负载。以下说明多埠暂存器档案的特定位元胞，其中每一位元胞都储存一资料位元(data bit)。位元胞的一范例包括具有一第一负载的第一组读取位元线，以及具有一第二负载的第二组读取位元线。其中，第二负载是架构成与第一负载完全相同。该位元胞更加包括具有一第一节点及一第二节点的一个讯号驱动电路，其中第一节点是与第一组读取位元线相连，而第二节点是与第二组读取位元线相连。为让本专利技术的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。附本文档来自技高网...

【技术保护点】
一种处理器，其特征在于其包括：一或多个处理单元，每个处理单元是用来处理在该处理器内的资料；一暂时储存单元，其是与一或多个该些处理单元连接，且该暂时储存单元包括：多数个输入正反器，用来从一或多个该些处理单元接收资料；　 　一多埠暂存器档案，具有一或多个写入埠及两或多个读取埠；以及多数个输出正反器，用来将资料传送至一或多个该些处理单元；其中，该多埠暂存器档案的每一该些一或多个写入埠是包括与该些输入正反器连接的多数个写入位元线对，且该多埠暂 存器档案的每一该些两或多个读取埠是包括与该些输出正反器连接的多数个读取位元线；以及其中，该多埠暂存器档案包括一位元胞阵列，且每一位元胞都具有一平衡架构，其中相同个数的该些读取位元线是连接至一讯号驱动电路的每一面上，而且每一该些写入位 元线对是包括连接至该讯号驱动电路的一第一面的一第一写入位元线，以及连接至该讯号驱动电路的一第二面的一第二写入位元线，且该讯号驱动电路包括逆向驱动器的多数个平行分枝。

【技术特征摘要】
US 2005-1-25 11/042,0261.一种处理器，其特征在于其包括一或多个处理单元，每个处理单元是用来处理在该处理器内的资料；一暂时储存单元，其是与一或多个该些处理单元连接，且该暂时储存单元包括多数个输入正反器，用来从一或多个该些处理单元接收资料；一多埠暂存器档案，具有一或多个写入埠及两或多个读取埠；以及多数个输出正反器，用来将资料传送至一或多个该些处理单元；其中，该多埠暂存器档案的每一该些一或多个写入埠是包括与该些输入正反器连接的多数个写入位元线对，且该多埠暂存器档案的每一该些两或多个读取埠是包括与该些输出正反器连接的多数个读取位元线；以及其中，该多埠暂存器档案包括一位元胞阵列，且每一位元胞都具有一平衡架构，其中相同个数的该些读取位元线是连接至一讯号驱动电路的每一面上，而且每一该些写入位元线对是包括连接至该讯号驱动电路的一第一面的一第一写入位元线，以及连接至该讯号驱动电路的一第二面的一第二写入位元线，且该讯号驱动电路包括逆向驱动器的多数个平行分枝。2.根据权利要求1所述的处理器，其特征在于其中所述的暂存器档案包括两个写入埠及四个读取埠。3.根据权利要求1所述的处理器，其特征在于其中所述的处理器是架构成在一电池驱动的电子元件中运作。4.一种可允许同时资料存取的多埠暂存器档案，其特征在于该多埠暂存器档案包括一或多个写入埠，且每一写入埠是包括用来接收资料的多数个写入位元线对；两或多个读取埠，且每一读取埠是包括用来传送资料的多数个读取位元线；以及一位元胞阵列，且每一位元胞是包括一讯号驱动电路，该讯号驱动电路具有一第一节点及一第二节点，其中该第一节点是与该些读取位元线的一第一组相连，且该第二节点是与该些读取位元线的一第二组相连；其中，该讯号驱动电路可在该第一及该第二节点上，驱动完全相同的负载。5.根据权利要求4所述的多埠暂存器档案，其特征在于其中所述的每一读取位元线都是由一读取字元线控制讯号所启动。6.根据权利要求4所述的多埠暂存器档案，其特征在于其中所述的每一写入位元线对都包括连接至该第一节点的一第一写入字元线与连接至该第二节点的一第二写入字元线。7.根据权利要求6所述的多埠暂存器档案，其特征在于其中所述的每一写入位元线对都是由一写入字元线控制讯号所启动。8.根据权利要求6所述的多埠暂存器档案，其特征在于其中所述的第一写入位元线及该第二写入位元线是为互补。9.根据权利要求4所述的多埠暂存器档案，其特征在于其中在该第一组中的该些读取位元线的个数，是与在该第二组中的该些读取位元线的个数相等。10.根据权利要求4所述的多埠暂存器档案，其特征在于其中所述的每一写入埠的该些写入位元线对的个数、每一读取埠的该些读取位元线的个数、以及该多埠暂存器档案可存取的一资料值的位元个数是为相等。11.根据权利要求4所述的多埠暂存器档案，其特征在于其中所述的讯号驱动电路更加包括一第一驱动器，其是具有连接至该第二节点的一输入与连接至该第一节点的一输出，且该第一驱动器可驱动该第一组的该些读取位元线；以及一第二驱动器，其是具有连接至该第一节点的一输入与连接至该第二节点的一...

【专利技术属性】
技术研发人员：咸正勋，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]