电阻式记忆胞的写入方法及电阻式内存技术

本发明专利技术提供一种电阻式记忆胞的写入方法及电阻式内存。电阻式记忆胞的写入方法包括下列步骤。提供参考电压至电阻式记忆胞的位线。提供第一电压至电阻式记忆胞的字符线，且提供第二电压至电阻式记忆胞的源极线。第一电压不随着第二电压的逐次调高而提高其电压值。藉此，在进行电阻式记忆胞的写入方法(如，重置操作)时，使得字符线的电压不随着源极线的电压的逐次调高而提高其电压值，藉以延展重置操作的电压窗口，减少电阻式记忆胞因输入电压过高而发生互补切换现象的机率。

【技术实现步骤摘要】
电阻式记忆胞的写入方法及电阻式内存
本专利技术涉及一种电阻式内存技术，尤其涉及一种电阻式记忆胞的写入方法及电阻式内存。
技术介绍
电阻式内存(Resistiverandom-accessmemory；RRAM)是一种新式的非挥发性内存，可利用阻态的改变来记忆或储存数值。电阻式内存与逻辑制程的兼容性极佳，且写入速度快，写入电压较低，符合可携式电子产品的低功耗需求。在电阻式内存中，形成(forming)、设定(set)以及重置(reset)三个操作为确保电阻式记忆胞电气特性以及数据保存力(dataretention)的三个重要步骤。在进行设定/重置操作时，可能需要逐步地且多次地提升输入电压才能完成。然而，当使用过高的输入电压来进行电阻式记忆胞的设定操作或是重置操作的话，可能会使原本应为高电流状态的电阻式记忆胞减少其电流，或是使应为低电流状态的电阻式记忆胞增加其电流，此种现象称为是互补切换(Complementaryswitching)现象(manifestation)。互补切换现象为电阻式内存的领域中的一种独特现象。换句话说，输入电压不足可能导致设定操作或重置操作失败，而操作电压过大时也会产生相同的结果。因此，如何在进行设定操作以及重置操作时，避免输入电压在逐步提升的过程中因其电压值过大而使电阻式记忆胞发生互补切换现象，便是重要的课题之一。
技术实现思路
本专利技术提供一种电阻式记忆胞的写入方法及电阻式内存，可延展重置操作的电压窗口，减少电阻式记忆胞因输入电压过高而发生互补切换现象的机率。本专利技术的电阻式记忆胞的写入方法包括下列步骤。提供参考电压至电阻式记忆胞的字符线。以及，提供第一电压至所述电阻式记忆胞的位线，且提供第二电压至所述电阻式记忆胞的源极线，其中所述第一电压不随着所述第二电压的逐次调高而提高其电压值。在本专利技术的一实施例中，上述的第一电压为固定电压值。在本专利技术的一实施例中，上述的第一电压随着所述第二电压的逐次提高而降低其电压值。在本专利技术的一实施例中，上述的第一电压与所述第二电压的电压值的和为定值。在本专利技术的一实施例中，上述的第二电压的起始电压值为2V或0V。在本专利技术的一实施例中，上述的第一电压的起始电压值为所述电阻式记忆胞所能承受的最大电压值。在本专利技术的一实施例中，上述的写入方法为所述电阻式记忆胞的数据重置方法。本专利技术的电阻式内存包括至少一个电阻式记忆胞、字符线信号提供电路、位线信号提供电路以及源极线信号提供电路。字符线信号提供电路耦接至所述电阻式记忆胞的字符线。位线信号提供电路耦接至所述电阻式记忆胞的位线。源极线信号提供电路耦接至所述电阻式记忆胞的源极线。当所述电阻式记忆胞进行重置操作时，所述位线信号提供电路提供参考电压至所述电阻式记忆胞的位线，所述字符线信号提供电路提供第一电压至所述电阻式记忆胞的字符线，且所述源极线信号提供电路提供第二电压至所述电阻式记忆胞的源极线。所述第一电压不随着所述第二电压的逐次调高而提高其电压值。基于上述，在进行电阻式记忆胞的写入方法(如，重置操作)时，由于字符线的电压不会随着源极线的电压的逐次调高而提高其电压值，使得电阻式记忆胞中的开关单元的导通程度为固定，或是开关单元的导通程度会由于源极线的电压的逐次调高而随之降低，藉以抑制源极线的电压。藉此，此种写入方法可延展重置操作的电压窗口，减少电阻式记忆胞因输入电压过高而发生互补切换现象的机率。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1显示本专利技术一实施例的电阻式内存的方框图；图2显示一种电阻式记忆胞的写入方法的波形示意图；图3显示本专利技术一实施例的电阻式记忆胞的写入方法的波形示意图；图4显示本专利技术第二实施例的电阻式记忆胞的写入方法的波形示意图；图5与图6分别显示本专利技术第三实施例与第四实施例的电阻式记忆胞的写入方法的波形示意图；图7显示本专利技术一实施例的电阻式记忆胞的操作方法的流程图。附图标记：100：电阻式内存110：电阻式记忆胞120：字符线信号提供电路130：位线信号提供电路140：源极线信号提供电路150：检测电路R1：电阻T1：晶体管BL：位线WL：字符线SL：源极线210、220、230、310、320、330、410、420、430：时间区间VSL：第二电压VWL：第一电压VBL：位线的电压S710～S720：步骤具体实施方式图1显示本专利技术一实施例的电阻式内存100的方框图。请参照图1，电阻式内存100包括电阻式记忆胞110、字符线信号提供电路120、位线信号提供电路130以及源极线信号提供电路140。本实施例中，电阻式记忆胞110包括开关单元(如，晶体管T1)以及电阻R1。电阻R1可由过度金属氧化层来实现，本专利技术实施例并不仅限于此。电阻R1的第一端为位线BL，电阻R1的第二端则与晶体管T1的第一端相耦接。晶体管T1的第二端则为源极线SL。字符线信号提供电路120耦接至电阻式记忆胞110中的晶体管T1的控制端，且晶体管T1的控制端亦可称为是电阻式记忆胞110的字符线WL。位线信号提供电路130耦接至电阻式记忆胞110的位线BL。源极线信号提供电路140耦接至电阻式记忆胞110的源极线SL。电阻式内存100还包括检测电路150，藉以检测电阻式记忆胞110中的电流，从而判断其写入操作(如，形成操作、设定操作或重置操作)是否完成。图2显示一种电阻式记忆胞110的写入方法的波形示意图。请同时参考图1及图2，当要对电阻式记忆胞110进行重置操作时，位线信号提供电路130可提供参考电压(如，接地电压(0V))至电阻式记忆胞110的位线BL。也就是说，位线BL的电压VBL等于0V的参考电压。字符线信号提供电路120提供第一电压VWL(如，3.9V的电压)至电阻式记忆胞110的字符线WL，且源极线信号提供电路140提供第二电压VSL(如，2.2V的电压)至电阻式记忆胞110的源极线SL，如图2中时间区间210所显示的电压波型。之后，在时间区间210与时间区间220之间时，电阻式内存100便通过检测电路150来检测电阻式记忆胞110中的电流是否低于预设电流值。此处所指的预设电流值可依据电阻R1的材质以及重置操作所需的要求来调整，本专利技术实施例的预设电流值为3μA。如果电阻式记忆胞110中的电流低于预设电流值的话，则完成电阻式记忆胞110的重置操作。相对地，如果电阻式记忆胞110中的电流并未低于预设电流值(3μA)时，则表示电阻式记忆胞110并未完成重置操作。因此，便会逐次调高第一电压VWL以及第二电压VSL，并分别通过字符线信号提供电路120以及源极线信号提供电路140将第一电压VWL及第二电压VSL提供至电阻式记忆胞110的字符线WL以及源极线SL。如图2中时间区间220所显示的电压波型所示，字符线信号提供电路120提供3.9V的第一电压VWL至电阻式记忆胞110的字符线WL，且源极线信号提供电路140提供2.4V的第二电压VSL至电阻式记忆胞110的源极线SL。在时间区间220与时间区间230之间时，便通过检测电路150来检测电阻式记忆胞110中的电流是否低于预设电流值。若检测电阻式记忆胞110中的电流还是没有低于预设电流值时，便如时间区间230所显示的本文档来自技高网...

【技术保护点】
一种电阻式记忆胞的写入方法，其特征在于，包括：提供参考电压至电阻式记忆胞的位线；以及提供第一电压至所述电阻式记忆胞的字符线，且提供第二电压至所述电阻式记忆胞的源极线，其中所述第一电压不随着所述第二电压的逐次调高而提高其电压值。

【技术特征摘要】
2015.11.30 US 14/953,4471.一种电阻式记忆胞的写入方法，其特征在于，包括：提供参考电压至电阻式记忆胞的位线；以及提供第一电压至所述电阻式记忆胞的字符线，且提供第二电压至所述电阻式记忆胞的源极线，其中所述第一电压不随着所述第二电压的逐次调高而提高其电压值。2.根据权利要求1所述的电阻式记忆胞的写入方法，其特征在于，所述第一电压为固定电压值。3.根据权利要求1所述的电阻式记忆胞的写入方法，其特征在于，所述第一电压随着所述第二电压的逐次提高而降低其电压值。4.根据权利要求1所述的电阻式记忆胞的写入方法，其特征在于，所述第一电压与所述第二电压的电压值的和为定值。5.根据权利要求1所述的电阻式记忆胞的写入方法，其特征在于，所述第二电压的起始电压值为2V或0V。6.根据权利要求1所述的电阻式记忆胞的写入方法，其特征在于，所述第一电压的起始电压值为所述电阻式记忆胞所能承受的最大电压值。7.根据权利要求6所述的电阻式记忆胞的写入方法，其特征在于，所述第一电压的起始电压值为4.3V。8.根据权利要求1所述的电阻式记忆胞的写入方法，其特...

【专利技术属性】
技术研发人员：陈达，王炳琨，廖绍憬，廖培享，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾,71