记忆胞数组的操作方法、非挥发性内存及其制造方法技术

本发明专利技术是关于一种非挥发性内存数组的操作方法，包括透过测量选中记忆胞的体区域和选中记忆胞的连接区域之间的电流，读取一个具有电荷捕获结构串联起来的记忆胞数组。其中，电荷捕获结构的电荷储存态影响测量电流。

【技术实现步骤摘要】

本专利技术涉及一种电可擦可程序化非挥发性内存，尤其涉及一种以高灵敏度读取记忆胞的电荷捕获结构内容的电荷捕获内存。
技术介绍
基于电荷储存结构的电可擦可程序化非挥发性内存技术目前应用在许多方面，如EEPRPM和闪存中。而EEPROM和闪存也采用许多种记忆胞结构。随着集成电路体积的缩小，由于其制造过程的可测性和简单性，基于电荷捕获绝缘层的记忆胞结构引起人们很大的兴趣。基于电荷捕获绝缘层的记忆胞结构例如工业名称为PHINES的结构。这些记忆胞是透过在电荷捕获绝缘层如氮化硅上捕获电荷来储存数据的。由于负电荷被捕获，记忆胞的临界电压升高。透过从电荷捕获层移除负电荷可以降低记忆胞的临界电压。传统的记忆胞结构依靠反转读(reverse read)操作来确定内存结构的内容。然而，即使只有电荷捕获结构的一部分包含感兴趣的数据，反转读技术还是有效地连接了电荷捕获结构的多个位置。透过缩减反转读技术所测电流的赶测裕度(sensing window)大小的方法，上述的依赖性制约把电荷捕获结构用于非挥发性内存的难度。。因此，需要一个不用把电荷捕获结构多点实际连接起来就可以实现读取操作的电荷捕获记忆胞。
技术实现思路
本专利技术的目的在于，提供一种操作记忆胞的方法，一种包含这种记忆胞的集成电路结构，以及一种制造这种内存的方法。基于所述技术的非挥发性内存包括位线，按列和行排列的记忆胞，为记忆胞提供栅极电压并连接到储器单元绝缘顶层的字符线，和连接到记忆胞的逻辑电路。每个记忆胞都包括一个体区域(body region)，一个与体区域相连的连接区域(contact region)，一个与体区域相连的绝缘底层(bottom dielectric)，一个与绝缘底层相连的电荷捕获结构(chargetrappping structure)和一个与电荷捕获结构相连的绝缘顶层(topdielectric)。电荷捕获结构有一个电荷储存态(charges torage state)，它根据记忆胞的设计和应用可以储存一位或多位。逻辑电路在位线和字符在线施加偏压方式来决定选中的记忆胞的电荷储存态。其中选中的记忆胞是指在数组中被选中来读取的记忆胞。逻辑电路透过测量响应于偏压方式的电流来决定选中记忆胞的电荷储存态。该测量电流产生于被选中记忆胞的体区域和被选中记忆胞的连接区域之间。逻辑电路采用的偏压方式引起栅极与连接区域之间的第一电压差和体区域与连接区域之间的第二电压差。第一电压差和第二电压差形成了电流测量所需的足够的带对带穿隧电流。然而，第一电压差和第二电压差不能改变电荷储存态。因此，读取操作不会破坏存于电荷捕获结构中的数据。在一些实施例中，在栅极和连接区域之间的第一电压差至少有5V，在体区域和连接区域之间的第二电压差小于5V。栅极和连接区域的电压差产生一个电场，该电场造成连接区域中的能带弯曲(band bending)。能带弯曲的程度受电荷捕获结构的电荷储存态影响，从而在连接区域中产生随电荷储存态变化的带对带穿隧电流。在一些实施例中，体区域为半导体基底上的一个井区。在其它的实施例中，体区域就是半导体基底。在一些实施例中，逻辑电路使用第二偏压方式透过增加一个电荷捕获结构中的净正电荷来调节电荷储存态，以及使用第三偏压方式透过增加一个电荷捕获结构中的净负电荷来调节电荷储存态。在一些实施例中，第二偏压方式对应于程序化操作而第三偏压方式对应于抹除操作，在另外的实施例中，第二偏压方式对应于抹除操作而第三偏压方式对应于程序化操作。在这里通用的是，程序化指的是在电荷捕获结构增加有限数量的电荷，如在电荷捕获结构中增加电洞或电子。同样在这里通用的是，抹除指的是复位电荷捕获结构的电荷储存态，例如在整个电荷捕获结构中增加某一种电荷直至达到平衡。本专利技术包括的产品和方法的程序化是指使储存在电荷捕获结构中的净电荷更显负电性或正电性，本专利技术包括的产品和方法的抹除是指使储存在电荷捕获结构中的净电荷更显负电性或正电性。透过例如来自栅极、连接区域或体区域的带对带热电洞穿隧等电流机制，增加电荷捕获结构中的净正电荷。透过例如来自栅极、连接区域或体区域的电子穿隧、Fowler-Nordheim穿隧、沟道热电子注入电流、以及沟道初始化第二电子注入电流等电流机制，电荷捕获结构中的净负电荷被增加。在一些实施例中，用第二偏压方式和第三偏压方式中的一种来调整电荷储存态的测量电流大小至少是用第二偏压方式和第三偏压方式中的另外一种来调整电荷储存态的测量电流大小的10倍，例如一种测量值为100nA而另一种测量值为1nA。上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段，并可依照说明书的内容予以实施，以下以本专利技术的较佳实施例并配合附图详细说明如后。为让本专利技术之上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。附图说明图1A是一个电荷捕获记忆胞的简图，显示了在电荷捕获结构上执行在栅极上具有负电压的读取操作，此电荷捕获结构的电荷储存态的净正电荷比图1B的相对要多。此记忆胞具有一个n型连接区域。图1B是一个电荷捕获记忆胞的简图，显示了在电荷捕获结构上执行在栅极上具有负电压的读取操作，此电荷捕获结构的电荷储存态的净负电荷比图1A的相对要多。此记忆胞具有一个n型连接区域。图1C是一个电荷捕获记忆胞的简图，显示了在电荷捕获结构上执行在栅极上具有正电压的读取操作，此电荷捕获结构的电荷储存态的净正电荷比图1D的相对要多。此记忆胞具有一个p型连接区域。图1D是一个电荷捕获记忆胞的简图，显示了在电荷捕获结构上执行在栅极上具有正电压的读取操作，此电荷捕获结构的电荷储存态的净负电荷比图1C的相对要多。此记忆胞具有一个p型连接区域。图1E是一个具有单个连接区域的电荷捕获记忆胞的电路符号。图1F是两个具有单个连接区域的电荷捕获记忆胞串联起来的电路符号。图2A是一个具有n型连接区域的电荷捕获记忆胞的简图，显示了用来自连接区域的电洞增加电荷捕获结构的净正电荷来执行的程序化操作。图2B是一个具有n型连接区域的电荷捕获记忆胞的简图，显示了在电荷捕获结构上执行的一种抹除操作，其以在从栅极到连接区域和体区域的总体方向上移动电洞来执行。图2C是一个具有n型连接区域的电荷捕获记忆胞的简图，显示了在电荷捕获结构上执行的另一种抹除操作，其以在从连接区域和体区域到栅极总体方向上移动电洞来执行。图2D是一个具有p型连接区域的电荷捕获记忆胞的简图，显示了利用来自p型基底或井区且移动透过n型体区域的电洞来增加电荷捕获结构的净正电荷来执行的程序化操作。图2E是一个具有p型连接区域的电荷捕获记忆胞的简图，显示了在电荷捕获结构上执行的一种抹除操作，其以在从栅极到连接区域和体区域的总体方向上移动电洞来执行。图2F是一个具有p型连接区域的电荷捕获记忆胞的简图，显示了在电荷捕获结构上执行的另一种抹除操作，其以在从连接区域和体区域到栅极的总体方向上移动电洞来执行。图3A是一个具有p型连接区域的电荷捕获记忆胞的简图，显示了用来自连接区域的电子增加电荷捕获结构的净负电荷来执行的程序化操作。图3B是一个具有p型连接区域的电荷捕获记忆胞的简图，显示了在电荷捕获结构上实现的一种抹除操作，其以在从栅极到连接区域和体区域的总体方向上移动本文档来自技高网...

【技术保护点】
一种以行和列形式排列的记忆胞数组的操作方法，各该记忆胞包含一体区域，一连接区域，一绝缘底层，一个电荷捕获结构，一绝缘顶层及一栅极，其中在一记忆胞行中一特定行内的该些记忆胞的该些连接区域被电性连接到成行的多数条位线中一特定位线，在一记忆胞列中一特定列内的该些记忆胞的该些绝缘顶层被电性连接到成列的多数条字符线中一特定字符线，此方法包括：施加第一偏压方式，以决定在至少一个被选中的记忆胞的该电荷捕获结构的一电荷储存态，其中该第一偏压方式施加一第一电压在连接该选中的记忆胞的该连 接区域的一特定位在线，及施加一第二电压在电性连接到该选中的记忆胞的该绝缘顶层的一特定字符线；以及透过测量在该选中的记忆胞的该体区域和该特定位线之间的电流，以决定该选中的记忆胞的该电荷捕获结构的该电荷储存态。

【技术特征摘要】
US 2004-12-28 11/023,7471.一种以行和列形式排列的记忆胞数组的操作方法，各该记忆胞包含一体区域，一连接区域，一绝缘底层，一个电荷捕获结构，一绝缘顶层及一栅极，其中在一记忆胞行中一特定行内的该些记忆胞的该些连接区域被电性连接到成行的多数条位线中一特定位线，在一记忆胞列中一特定列内的该些记忆胞的该些绝缘顶层被电性连接到成列的多数条字符线中一特定字符线，此方法包括施加第一偏压方式，以决定在至少一个被选中的记忆胞的该电荷捕获结构的一电荷储存态，其中该第一偏压方式施加一第一电压在连接该选中的记忆胞的该连接区域的一特定位在线，及施加一第二电压在电性连接到该选中的记忆胞的该绝缘顶层的一特定字符线；以及透过测量在该选中的记忆胞的该体区域和该特定位线之间的电流，以决定该选中的记忆胞的该电荷捕获结构的该电荷储存态。2.根据权利要求1所述的以行和列形式排列的记忆胞数组的操作方法，其中各该记忆胞的该连接区域是该些位线中至少其中一条位线的一部分。3.根据权利要求1所述的以行和列形式排列的记忆胞数组的操作方法，其中该体区域和该连接区域是一半导体基底的一部分。4.根据权利要求1所述的以行和列形式排列的记忆胞数组的操作方法，其中该第一偏压方式施加一电压差在该选中的记忆胞的该体区域和该选中的记忆胞的该连接区域之间。5.根据权利要求1所述的以行和列形式排列的记忆胞数组的操作方法，其中该第一偏压方式引起在该选中的记忆胞的该栅极和该选中的记忆胞的该连接区域之间的一第一电压差，以及在该选中的记忆胞的该体区域和该选中的记忆胞的该连接区域之间的一第二电压差，其中该第一电压差和该第二电压差产生足够大带对带穿隧电流(band-to-band tunneling current)用于所述的测量，该第一电压差及该第二电压差不改变该选中的记忆胞的该电荷储存态。6.根据权利要求1所述的以行和列形式排列的记忆胞数组的操作方法，其中该第一偏压方式引起在该选中的记忆胞的该栅极和该选中的记忆胞的该连接区与之间的一第一电压差至少为5V，而在该选中的记忆胞的该体区域和该选中的记忆胞的该连接区域之间的一第二电压差小于5V。7.根据权利要求1所述的以行和列形式排列的记忆胞数组的操作方法，其中该第一偏压方式引起至少一带对带电流分量透过该被选中记忆胞的该连接区域。8.根据权利要求1所述的以行和列形式排列的记忆胞数组的操作方法，其中该选中的记忆胞的该体区域是一半导体基底中的井区。9.根据权利要求1所述的以行和列形式排列的记忆胞数组的操作方法，更包括施加一第二偏压方式，透过在该选中的记忆胞的该电荷捕获结构中，增加一净正电荷来调整该选中的记忆胞的该电荷储存态；以及施加一第三偏压方式，透过在该选中的记忆胞的该电荷捕获结构中，增加一净负电荷来调整该选中的记忆胞的该电荷储存态。10.根据权利要求1所述的以行和列形式排列的记忆胞数组的操作方法，更包括施加一第二偏压方式，透过在该选中的记忆胞的该电荷捕获结构中，增加一净正电荷来调整该选中的记忆胞的该电荷储存态，从而程序化该选中的记忆胞；以及施加一第三偏压方式，透过在该选中的记忆胞的该电荷捕获结构中，增加一净负电荷来调整该选中的记忆胞的该电荷储存态，从而抹除该选中的记忆胞。11.根据权利要求1所述的以行和列形式排列的记忆胞数组的操作方法，更包括施加一第二偏压方式，透过在该选中的记忆胞的该电荷捕获结构中，增加一净正电荷来调整该选中的记忆胞的该电荷储存态，从而抹除该选中的记忆胞；以及施加一第三偏压方式，透过在该选中的记忆胞的该电荷捕获结构中，增加一净负电荷来调整该选中的记忆胞的该电荷储存态，从而程序化该选中的记忆胞。12.根据权利要求1所述的以行和列形式排列的记忆胞数组的操作方法，更包括施加一第二偏压方式，透过在该选中的记忆胞的该电荷捕获结构中，增加一净正电荷来调整该选中的记忆胞的该电荷储存态；以及施加一第三偏压方式，经由该选中的记忆胞的该栅极的电子穿隧，在该选中的记忆胞的该电荷捕获结构中，增加一净负电荷来调整该选中的记忆胞的该电荷储存态。13.根据权利要求1所述的以行和列形式排列的记忆胞数组的操作方法，更包括施加一第二偏压方式，经由该选中的记忆胞的该栅极的电洞穿隧，在该选中的记忆胞的该电荷捕获结构中，增加一净正电荷来调整该选中的记忆胞的该电荷储存态；以及施加一第三偏压方式，透过在该选中的记忆胞的该电荷捕获结构中，增加一净负电荷来调整该选中的记忆胞的该电荷储存态。14.根据权利要求1所述的以行和列形式排列的记忆胞数组的操作方法，更包括施加一第二偏压方式，透过在该选中的记忆胞的该电荷捕获结构中，增加一净正电荷来调整该选中的记忆胞的该电荷储存态；以及施加一第三偏压方式，经由该选中的记忆胞的该体区域的电子穿隧在该选中的记忆胞的该电荷捕获结构中，增加一净负电荷来调整该选中的记忆胞的该电荷储存态。15.根据权利要求1所述的以行和列形式排列的记忆胞数组的操作方法，更包括施加一第二偏压方式，经由该选中的记忆胞的该体区域的电洞穿隧在该选中的记忆胞的该电荷捕获结构中，增加一净正电荷来调整选中的记忆胞的电荷储存态；以及施加第三偏压方式，透过在该选中的记忆胞的该电荷捕获结构中，增加一净负电荷来调整该选中的记忆胞的该电荷储存态。16.根据权利要求1所述的以行和列形式排列的记忆胞数组的操作方法，更包括施加一第二偏压方式，透过在该选中的记忆胞的该电荷捕获结构中，增加一净正电荷来调整该选中的记忆胞的该电荷储存态；以及施加一第三偏压方式，经由该选中的记忆胞的该体区域的热电子在该选中，的记忆胞的该电荷捕获结构中，增加一净负电荷来调整该选中的记忆胞的该电荷储存态。17.根据权利要求1所述的以行和列形式排列的记忆胞数组的操作方法，更包括施加一第二偏压方式，经由该选中的记忆胞的该体区域的热电洞在该选中的记忆胞的该电荷捕获结构中，增加一净正电荷来调整该选中的记忆胞的电荷储存态；以及施加一第三偏压方式透过在该选中的记忆胞的该电荷捕获结构中，增加一个净负电荷来调整该选中的记忆胞的该电荷储存态。18.根据权利要求1所述的以行和列形式排列的记忆胞数组的操作方法，更包括施加一第二偏压方式，透过在该选中的记忆胞的该电荷捕获结构中，增加一净正电荷来调整该选中的记忆胞的该电荷储存态；以及施加一第三偏压方式，经由该选中的记忆胞的该连接区域的带对带热电子在该选中的记忆胞的该电荷捕获结构中，增加一净负电荷来调整该选中的记忆胞的该电荷储存态。19.根据权利要求1所述的以行和列形式排列的记忆胞数组的操作方法，更包括施加一第二偏压方式，经由该选中的记忆胞的该连接区域的带对带热电洞在该选中的记忆胞的该电荷捕获结构中，增加一净正电荷来调整该选中的记忆胞的该电荷储存态；以及施加一第三偏压方式，透过在该选中的记忆胞的该电荷捕获结构中，增加一净负电荷来调整该选中的记忆胞的该电荷储存态。20.根据权利要求1所述的以行和列形式排列的记忆胞数组的操作方法，其中该选中的记忆胞的该电荷捕获结构的每一部分的该电荷储存态为储存一位。21.根据权利要求1所述的以行和列形式排列的记忆胞数组的操作方法，其中该选中的记忆胞的该电荷捕获结构的每一部分的该电荷储存态为储存多位。22.根据权利要求1所述的以行和列形式排列的记忆胞数组的操作方法，其中该第一偏压方式产生的热电洞不足以干扰该选中的记忆胞的该电荷储存态。23.根据权利要求1所述的以行和列形式排列的记忆胞数组的操作方法，其中该第一偏压方式产生的热电子还不足以干扰该选中的记忆胞的该电荷储存态。24.根据权利要求1所述的以行和列形式排列的记忆胞数组的操作方法，更包括施加一第二偏压方式，透过在该选中的记忆胞的该电荷捕获结构中，增加一净正电荷调整该选中的记忆胞的该电荷储存态；以及施加一第三偏压方式，透过在该选中的记忆胞的该电荷捕获结构中，增加一净负电荷调整该选中的记忆胞的该电荷储存态；其中，当由该第二偏压方式和该第三偏压方式其中之一调整该选中记忆胞的该电荷储存态时，所述的电流约为100nA；当由该第二偏压方式和该第三偏压方式中的另一个调整该选中记忆胞的该电荷储存态时，所述的电流约为1nA。25.根据权利要求1所述的以行和列形式排列的记忆胞数组的操作方法，更包括施加一第二偏压方式，透过在该选中的记忆胞的该电荷捕获结构中，增加一净正电荷调整该选中的记忆胞的该电荷储存态；以及施加一第三偏压方式，透过在该选中的记忆胞的该电荷捕获结构中，增加一净负电荷调整该选中的记忆胞的该电荷储存态；其中所述的由该第二偏压方式和该第三偏压方式其中之一用于调整该选中记忆胞的该电荷储存态的电流，至少是由该第二偏压方式和该第三偏压方式中的另一个用于调整该选中的记忆胞的该电荷储存态的电流的10倍。26.一种非挥发性内存，包括多数条位线；一记忆胞数组，包括以行和列形式排列的多数个记忆胞，各该记忆胞均包括一体区域；一连接区域，与该体区域相连接，其中的在该些记忆胞行中一特定行内的该些记忆胞的该连接区域被电性连接到该些位线中相应的一位线；一绝缘底层，与该体区域相连；一电荷捕获结构，具有一电荷储存态并与该绝缘底层相连；一绝缘顶层，与该电荷捕获结构相连；多数条字符线，与该些记忆胞的该些绝缘顶层相连，该些字符线中的各该字符线为该些记忆胞列中一特定列内的该些记忆胞提供一栅极电压。一逻辑电路，与该些位线和该些字符线相连，其施加一第一偏压方式，以决定至少一选中的记忆胞的该电荷捕获结构的该电荷储存态，该逻辑电路透过测量响应于该第一偏压...

【专利技术属性】
技术研发人员：叶致锴，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]