【技术实现步骤摘要】
本专利技术涉及一种。特别地，为与动态随机存取存储器(DRAM)系统联合使用的误差校正电路提供一种系统和方法。最近，制造商和消费者在日益使用“被确认优质管芯(known good die)”(KGD)应用。由于KGD应用，对消费者提供芯片装置而代替单独的封装部件。消费者接着进行封装步骤。例如，可以将DRAM作为KGD发给消费者，然后消费者将KGD与其它装置组合到同一组件中。然而，在封装的过程中，可能在KGD的DRAM中引入单个单元错误。在一些情况下，这些错误的引入能导致随后的整个组件需要报废。在许多情况下，由于KGD与非常昂贵的装置一起封装，报废整个组件对消费者来说将是非常昂贵的损失。此外，即使在错误没有被引入到不同装置的封装时，将作为KGD的当前高密度DRAM存储器在没有单个单元缺陷下交付给消费者还是愈加困难。因此，需要一种解决方案在封装后恢复DRAM单元。为了这些和其它原因，需要本专利技术。
技术实现思路
本专利技术的一方面是提供一种误差校正电路，其包括数据存储器，写入树，奇偶存储器，读取树。数据存储器被配置成用来保持一组数据。写入树配置成用来接收该组数据并且...
【技术保护点】
一种误差校正电路，包括：被配置为接收并且储存一组数据的数据存储器；被配置为接收该组数据并且产生奇偶位的写入树；被配置为接收和保持奇偶位的与写入树耦合的奇偶存储器；和读取树，其被配置为接收来自数据存储器的该组数据和来自奇偶存储器的奇偶位，并且在数据存储器内部产生一个错误指示。
【技术特征摘要】
US 2005-2-17 11/0598991.一种误差校正电路，包括被配置为接收并且储存一组数据的数据存储器；被配置为接收该组数据并且产生奇偶位的写入树；被配置为接收和保持奇偶位的与写入树耦合的奇偶存储器；和读取树，其被配置为接收来自数据存储器的该组数据和来自奇偶存储器的奇偶位，并且在数据存储器内部产生一个错误指示。2.权利要求1的误差校正电路，其中写入树还包括第一，第二，第三和第四写入树片段并且其中每个写入树片段逻辑地组合该组数据的子集以产生奇偶位。3.权利要求1的误差校正电路，其中读取树还包括第一，第二，第三和第四读取树片段并且其中每个读取树片段将来自数据存储器的该组数据中的子集与一个奇偶位逻辑组合以确定存储在数据存储器中的该组数据内是否有错误出现。4.权利要求3的误差校正电路，其中由每个读取树片段组合的数据的子集根据改进的汉明码来被选择。5.权利要求3的误差校正电路，其中该组数据包括一系列位，该系列位的每一个都被指定了一个位位置，其中由第一读取树片段组合的数据子集通过每隔一个位位置的校验来被选择，其中由第二读取树片段组合的数据子集通过每隔两个位位置的校验来被选择，其中由第三读取树片段组合的数据子集通过每隔四个位位置的校验来被选择，其中由第四读取树片段组合的数据子集通过每隔八个位位置的校验来被选择。6.权利要求5的误差校正电路，其中该组数据包括8位并且其中奇偶数据包括4位，因此有12个位位置。7.一种应用组件，包括应用管芯；耦合到该应用管芯的被确认优质管芯，该被确认优质管芯还包括被配置为保持写入数据的存储器；被配置为接收写入数据并从其中产生奇偶数据的写入树；以及被配置为从存储器接收读取数据和从奇偶存储器接收奇偶数据的读取树；其中读取树产生指示在数据存储器内是否出现错误的输出。8.权利要求7的应用组件，其中写入存储器树包括多个写入树片段，并且其中读取存储器树包括多个读取树片段。9.权利要求8的应用组件，其中每个写入树片段被设置在第一，第二和第三级中，每一级包括至少一个逻辑异或门，并且其中每个读取树片段被设置在第一，第二和第三级中，每一级包括至少一个逻辑异或门。10.权利要求9的应用组件，其中来自存储器的读取数据在读取树的每个片段的第一级中被接收，并且其中来自奇偶存储器的奇偶数据在读取树的每个片段的第二级中被接收。11.权利要求10的应用组件，其中写入存储器树包括四个写入树片段，并且其中读取存储器树包括四个读取树片段。12.权利要求7的应用组件，还包括输入和输出缓冲器，其被配置成传送写入数据给存储器并且传送来自存储器的读取数据，其中存储器被配置成距离输入和输出缓冲器比奇偶存储器距离输入和输出缓冲器更近。13.一种存储装置，包括被配置为存储具有多个位的写入数据的数据存储器；用于接收从写入数据中...
【专利技术属性】
技术研发人员：S鲍耶，A丹尼尔，
申请(专利权)人：英飞凌科技股份公司，
类型：发明
国别省市：DE[]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。