利用锁存的数据和行地址扰频把测试数据拓扑写入存储器制造技术

通过把数据写入存储单元的初始行可以把测试数据拓扑写入存储器。写入数据包括在多个读出放大器锁存器中锁存数据。存储单元的初始行被无效，同时锁存的数据被保留在读出放大器锁存器中。根据测试数据拓扑的预定行寻址顺序，存储单元的另一行被识别。存储单元的所述另一行被激活以把保留的锁存数据写入所述另一行。

【技术实现步骤摘要】

本专利技术一般而言涉及存储器测试。
技术介绍
测试动态随机存取存储器(DRAM)的一种技术需要把预定数据写入存储器、从存储器中读出数据、并且识别读出的数据是否与所写入的数据相匹配以帮助检验存储器是否运行正常。可以把不同的数据拓扑(topology)写入存储器以帮助检测各种缺陷或故障(例如实心(solid)“1111”、条纹(stripe)“1010”等)。适当的测试数据拓扑的选择可以取决于例如将被检测的缺陷和/或故障以及存储器的体系结构。为了把期望的测试数据拓扑写入存储器，测试器将WRITE(写入)命令发布给存储器，从而需要存储器为将要测试的存储单元的每行执行一系列的步骤。例如，存储器可以执行一系列的步骤以激活一行存储单元，顺序寻址存储单元的列以根据测试数据拓扑把数据写入为激活行和各个寻址列所共有的存储单元中，并且使所激活的行无效以允许另一行存储单元被访问。采用了“扰频(scrambling)”技术，其中逻辑相邻的地址和/或数据在物理上不相邻。因此，为了利用特定的数据拓扑来实现测试的期望效果，必须考虑所述扰频，例如通过在测试器上将顺序地址变换(或映射)为如由在设备上使用的特定扰频电路所指示的非顺序地址。遗憾的是，以该种方式补偿扰频使测试程序的开发变得复杂。因此，需要一种利用扰频来便于存储设备的测试的方法和设备。
技术实现思路
用于根据测试数据拓扑来将数据写入存储器的一种或多种公开的方法包括将数据写入存储单元的初始行，其中写入数据包括在多个读出放大器锁存器中锁存数据，使存储单元的初始行无效，同时保留在读出放大器锁存器中锁存的数据，根据测试数据拓扑的预定行寻址顺序来识别存储单元的另一行，并且激活存储单元的另一行以把保留的锁存数据写入另一行。用于根据测试数据拓扑来将数据写入存储器的一种或多种公开的方法包括将数据写入存储单元分区(region)中存储单元的初始行，其中写入数据包括在多个读出放大器锁存器中锁存数据，使存储单元的初始行无效，同时保留在读出放大器锁存器中锁存的数据，根据测试数据拓扑的预定行寻址顺序来识别存储单元的另一行，激活分区中存储单元的另一行以把保留的锁存数据写入另一行，使存储单元的另一行无效，同时保留在读出放大器锁存器中锁存的数据，以及重复该分区中存储单元的另一行的识别、激活和无效。一种或多种公开的设备包括一个或多个具有存储单元的存储阵列，多个读出放大器锁存器，用来根据测试数据拓扑的预定行寻址顺序来寻址一个或多个存储阵列的行的寻址电路，以及控制电路，用来控制将数据写入存储单元的初始行、在使初始行无效后保留在读出放大器锁存器中锁存的数据、以及激活存储单元的另一行以将保留的锁存数据写入另一行。一种或多种公开的设备包括一个或多个具有存储单元的存储阵列，用于把测试数据拓扑的数据写入存储单元的初始行的装置，用于使存储单元的初始行无效同时保留数据的装置，用于根据测试数据拓扑的预定行寻址顺序来识别存储单元的另一行的装置，以及用于激活存储单元的另一行以把保留的数据写入另一行的装置。一种或多种公开的系统包括具有集成电路的晶片，所述集成电路具有一个或多个具有存储单元的存储阵列，多个读出放大器锁存器，用于根据测试数据拓扑的预定行寻址顺序来寻址一个或多个存储阵列的行的寻址电路，以及控制电路，用来控制将数据写入存储单元的初始行、在使激活的行无效之后保留在读出放大器锁存器中锁存的数据、并把保留的锁存数据写入存储单元的一个或多个其它行。一种或多种公开的系统还包括测试器，用来把一个或多个命令发布给集成电路以根据测试数据拓扑把数据写入一个或多个存储阵列。附图说明因此，可以详细地理解本专利技术的上述特征的方式、本专利技术更具体的描述尽管上面简要地进行了概括，但是可以参考实施例，其中一些实施例在附图中进行了说明。然而，应当注意，附图只是说明本专利技术的典型实施例，因此不被认为是对其范围的限制，因为本专利技术可以承认其它等效的实施例。图1说明用于一个或多个实施例的系统，其包括测试器和具有存储器的晶片，所述存储器支持利用锁存的读出放大器数据和行地址扰频的测试数据拓扑的写入；图2说明用于一个或多个实施例的流程图，用于根据测试数据拓扑利用锁存的读出放大器数据和行地址扰频把数据写入存储器；图3说明用于一个或多个实施例的寻址电路，所述寻址电路支持测试数据拓扑的行地址扰频；图4说明用于一个或多个其它实施例的寻址电路，所述寻址电路支持测试数据拓扑的行地址扰频；图5说明用于一个或多个其它实施例的寻址电路，所述寻址电路支持测试数据拓扑的行地址扰频；图6说明用于一个或多个实施例的单元字段提取(cell field extract)的示例顺序，其中公用数据被写入存储单元的多个行；图7说明用于一个或多个实施例的单元字段提取的示例顺序，其中根据物理的实心数据拓扑把公用数据写入不同分区的多个行；图8说明用于一个或多个实施例的单元字段提取的示例顺序，其中根据行-9-双(row-9-double)条纹数据拓扑把公用数据写入不同分区的多个行；图9说明用于一个或多个实施例的单元字段提取的示例顺序，其中根据行-C-双(row-C-double)条纹数据拓扑把公用数据写入不同分区的多个行；以及图10说明用于一个或多个实施例的单元字段提取的示例顺序，其中根据行-单(row-single)条纹数据拓扑把公用数据写入不同分区的多个行。具体实施例方式一般而言，本专利技术的实施例提供根据测试数据拓扑来利用锁存的读出放大器数据和行地址扰频把数据写入存储器。于是，用于一个或多个实施例的测试数据拓扑写入到存储器可以被更快地执行，这允许更快地测试存储器。存储设备可以包括内部寻址电路，所述内部寻址电路通过基于特定的测试数据拓扑(例如实心、条纹等)选择行地址顺序来引起地址扰频。因此，在测试期间，测试器可以简单地按顺序生成地址，同时，内部的寻址电路根据地址扰频电路来激活行。因为测试器程序不需要引起扰频，所以测试器程序的开发可以被大大地简化。如在此使用的，术语扰频通常是指利用寻址电路得到物理上不相邻而逻辑上相邻的存储单元。换句话说，响应于呈现在存储设备的地址引脚上的顺序地址(例如0、1、2、…)，可以如扰频电路的指示来激活非顺序的行(例如0、2、4、…)。如在此使用的，术语行可以与术语字线互换地进行使用，并且通常是指所使用的导线，其被用于与交叉位线相结合来选择多个存储单元。示例性集成电路存储器图1说明用于一个或多个实施例的晶片100上的集成电路存储器101。如图1所示，用于一个或多个实施例的存储器101可以包括一个或多个存储阵列110、读出放大器与锁存器112、寻址电路120、地址解码电路130、数据输入/输出(I/O)电路140和控制电路150。每个存储阵列110都具有多个存储单元。读出放大器与锁存器112被耦合以读取和写入数据至存储阵列110的编址存储单元。存储阵列110和读出放大器与锁存器112可以根据任何适合的存储器体系结构如适合的动态随机存取存储器(DRAM)进行配置。寻址电路120发布识别将要访问的存储阵列110的存储单元的地址，并且地址解码电路130被耦合以接收来自寻址电路120的地址，并根据接收到的地址通过激活与无效存储阵列110的存储单元的行和列来提供对存储阵列110的存储单元的访问。数据本文档来自技高网...

【技术保护点】
一种用于根据测试数据拓扑把数据写入存储器的方法，所述方法包括：－把数据写入存储单元的初始行，其中写入数据包括在多个读出放大器锁存器中锁存数据；－使存储单元的初始行无效，同时保留在读出放大器锁存器中锁存的数据；－根据测试数据拓扑的预定行寻址顺序来识别存储单元的另一行；以及－激活存储单元的所述另一行以把保留的锁存数据写入所述另一行。

【技术特征摘要】
US 2005-1-28 11/0460651.一种用于根据测试数据拓扑把数据写入存储器的方法，所述方法包括-把数据写入存储单元的初始行，其中写入数据包括在多个读出放大器锁存器中锁存数据；-使存储单元的初始行无效，同时保留在读出放大器锁存器中锁存的数据；-根据测试数据拓扑的预定行寻址顺序来识别存储单元的另一行；以及-激活存储单元的所述另一行以把保留的锁存数据写入所述另一行。2.权利要求1所述的方法，包括从测试器接收识别所述测试数据拓扑的命令。3.权利要求1所述的方法，其中所述识别包括识别用来识别存储单元的所述另一行的地址，以响应于从测试器接收到的地址。4.权利要求1所述的方法，其中所述识别包括识别用来识别存储单元的所述另一行的地址，以响应于刷新地址。5.权利要求1所述的方法，其中执行所述激活以响应于从测试器接收到的写入、激活或刷新命令。6.一种用于根据测试数据拓扑把数据写入存储器的方法，所述方法包括-把数据写入存储单元的分区中存储单元的初始行，其中写入数据包括在多个读出放大器锁存器中锁存数据；-使存储单元的初始行无效，同时保留在读出放大器锁存器中锁存的数据；-根据测试数据拓扑的预定行寻址顺序来识别分区中存储单元的另一行；-激活分区中存储单元的所述另一行以把保留的锁存数据写入所述另一行；-使存储单元的所述另一行无效，同时保留在读出放大器锁存器中锁存的数据；以及-重复分区中存储单元的另一行的识别、激活和无效。7.权利要求1所述的方法，包括对存储单元的多个分区执行所述写入、无效、识别、激活、无效和重复。8.一种设备，包括-一个或多个具有存储单元的存储阵列；-多个读出放大器锁存器；-寻址电路，用于根据测试数据拓扑的预定行寻址顺序来寻址一个或多个存储阵列的行；以及-控制电路，用于控制把数据写入存储单元的初始行、在使初始行无效之后保留在读出放大器锁存器中锁存的数据、以及激活存储单元的另一行以把保留的锁存数据写入所述另一行。9.权利要求8所述的设备，其中寻址电路包括行地址发生器，用于为测试数据拓扑产生行地址。10.权利要...

【专利技术属性】
技术研发人员：J黑蒂，
申请(专利权)人：因芬尼昂技术股份公司，
类型：发明
国别省市：DE[德国]