半导体存储设备及用于该半导体存储设备的控制方法技术

本发明专利技术提供了用于以第０～第４阈值电压中的任意一个来存储数据的存储单元阵列，和用于存储表示分别写入第一页和第二页的数据的写入操作之间的时间顺序关系的标志数据。控制器在“正向”写入操作中，根据第一页的数据将存储单元的状态从第０状态变换到第０或第１状态，并根据第二页的数据将存储单元的状态变换到第０、第１、第２和第３状态中的任意一种。控制器在“反向”写入操作中，根据第二页的数据将存储单元的状态从第０状态变换到第０或第３状态，并根据第一页的数据将存储单元的状态变换到第０、第１、第３和第４状态中的任意一种。然后，在标志存储装置中存储表示“反向”写入操作的标志数据。

【技术实现步骤摘要】

本专利技术涉及能够存储多值数据的半导体存储设备及该半导体存储设备的控制方法。
技术介绍
当前，随着电信技术的不断发展，用户对于电信服务的要求也日益提高，许多个性化的电信业务由此涌现。但是，现有电信业务中还没有能够由主叫终端为被叫终端定制作为振铃提示的多媒体资源的业务，为叙述方便，本文中将这种业务简称为彩像业务，并将主叫终端所定制的用于作为振铃提示向被叫终端播放的多媒体资源称为彩像资源，彩像资源可包括图片、文字、音频、视频中的一种或者其任意组合。已经提出一种其中使用电可擦可编程只读存储器(EEPROM)的与非(NAND)闪速存储器，作为能够电重写数据的非易失性半导体。在NAND闪速存储器中，将邻近放置的多个存储单元的源和漏串联连接，并且将串联连接的多个存储单元连接至位线，作为一个装置。在NAND闪速存储器中，在/从放置于行方向上的多个单元中的全部或一半中写入/读取数据。近来，开发了一种用于在NAND闪速存储器的单元中存储多个数据的多值存储器。未审日本专利申请No.2001-93288的公开文本披露了一种用于多值NAND闪速存储器的数据写入方法，等等，作为该技术的一个例子。图22示出了上述文献中讲述的数据写入方法。当在存储单元中写入数据时，要是构成第一或第二页中数据的写入数据为“1”，则存储单元的阈值电压不会由于写入操作而发生变化。换句话说，在存储单元中的数据未发生任何变化，也就是说，在单元中未写入数据。要是构成第一或第二页中数据的写入数据为“0”，则存储单元的阈值电压由于写入操作而发生变化。换句话说，存储单元中的数据发生了变换，也就是说，在单元中写入了数据。假设在擦除状态下存储单元中的数据为“0”(数据“11”第二页中的数据“1”，第一页中的数据“1”)，首先，在存储单元中写入第一页的数据。当写入数据为“1”时，存储单元中的数据仍然保持为“0”(数据“11”)。当写入数据为“0”时，存储单元中的数据变换为“1”(数据“10”)。接下来，在存储单元中写入第二页的数据。要是将写入数据“0”从外部提供给其数据通过第一页中的写入操作变换为“1”(数据“10”)的存储单元，则存储单元中的数据变换为“2”(数据“00”)。要是将写入数据“0”从外部提供给其数据通过第一页中的写入操作仍然保持为“0”(数据“11”)的存储单元，则存储单元中的数据变换为“3”(数据“01”)。图23示出了在前述文献中讲述的数据读取方法。当从存储单元中读取第二页的数据时，要是存储单元中的数据为“0”(数据“11”)或“1”(数据“10”)则读取数据为“1”，而要是存储单元中的数据为“2”(数据“00”)或“3”(数据“01”)则读取数据为“0”。因此，如果判断存储单元中的数据是否至多为“1”，或者是否至少为“2”的话，那么可以从存储单元中读取数据。从而，通过将读取数据时的字线电压设置为介于“1”和“2”之间电压的第二判决电平，从存储单元中读取数据。在读取第一页的数据时，如果存储单元中的数据为“0”(数据“11”)或“3”(数据“01”)则读取数据为“1”，而如果存储单元中的数据为“1”(数据“10”)或“2”(数据“00”)则读取数据为“0”。因此，通过判断是否存储单元中的数据至少为“0”或至少为“1”，并且是否存储单元中的数据至多为“2”状态或“3”状态，那么可以读取第一页的数据。更具体而言，可以在两个读取操作中读取第一页的数据，这两个读取操作分别是将读取数据时的字线电压设置为介于“0”和“1”之间电压的第一判决电压的读取操作，以及将字线电压设置为介于“2”和“3”之间电压的第三判决电压的读取操作。图21示出了常规非易失性半导体存储设备的示意构造，例如用于存储四进制数据(两个比特)的NAND闪速存储器结构。存储单元阵列1包括多个位线、多个字线和多个共用源线，其中以矩阵形态排列包括例如EEPROM单元并且能够电重写数据的存储单元。将用于控制位线的位线控制电路2和字线控制电路6连接至存储单元1。如稍后要描述的，位线控制电路2包括多个数据存储器电路。位线控制电路执行其中通过位线读取存储单元阵列1内存储单元中数据的处理，其中通过位线读取存储单元阵列1内存储单元的状态的处理，以及其中通过位线将写入控制电压施加给存储单元阵列1内存储单元以便在存储单元中写入数据的处理。将列解码器3和数据输入/输出电路4连接至位线控制电路2。位线控制电路2中的任何一个数据存储器电路均由列解码器3进行选择。通过所选数据存储器电路读取的存储单元中的数据，通过数据输入/输出电路4从数据输入/输出端子5输出至外部。输入至数据输入/输出端子5的写入数据，通过数据输入/输出电路4从外部输出至数据存储电路。在其中输入数据的数据存储电路由列解码器3进行选择。将字线控制电路6连接至存储单元阵列1。字线控制电路6选择存储单元阵列1的任意一条字线，并向所选的字线提供用于读取，写入或擦除数据所必需的电压。将存储单元阵列1，位线控制电路2，列解码器3，数据输入/输出电路4和字线控制电路6连接至控制信号产生电路7a和控制电压产生电路7b，并受到控制信号产生电路7a和控制电压产生电路7b的控制。将控制信号产生电路7a和控制电压产生电路7b连接至控制信号输入端子8。存储单元阵列1的各个部件1～4和6由从外部输入至控制信号输入端子8的控制信号进行控制。控制电压产生电路7b产生编程、验证、读取和擦除数据各自所需的电压，并将所产生的电压提供给存储单元阵列1的部件1～4和6。存在这样一个问题，在上述常规多值存储单元中，必须根据如第一页→第二页的“正方向”来执行数据写入操作。以下将详细描述该问题。当在擦除状态下，也就是状态“0”(数据“11”)下，在常规多值存储单元中写入第一页的数据时，在存储单元中写入数据“1”和写入状态“0”各自变换为“0”(数据“11”)或“1”(数据“10”)。当随后在当前状态下写入第二页的数据时，(根据正方向次序，即第一页→第二页的处理)在存储单元中写入数据“1”和写入数据“0”各自变换为“0”(数据“11”)，“1”(数据“10”)，“2”(数据“00”)，和“3”(数据“01”)中的一个。然而，当以“反方向”写入数据时，其中在写入第一页的数据之前在擦除状态下写入第二页的数据，则第二页的数据“1”和“0”各自变换为“0”(数据“11”)和“3”(数据“01”)。就诸如NAND闪速存储器等的浮点栅极型存储单元而论，存储单元的阈值电压由于数据写入操作而变得更高，由于数据擦除而变得更低。因此，不可能将作为写入操作中第四状态下最高阈值电压的“3”变回到“1”或“2”。因而，在“反方向”的写入操作中不能写入第一页的数据，这是因为在存储单元(阈值电压)的顺序变换中产生了问题。结果，该数据不能记录为多值存储器。由于该缺陷，常规的写入操作的执行仅局限于按照“正方向”进行，即第一页→第二页，从而存在这样的问题，不可能以随机地址在多值闪速存储器中写入数据。
技术实现思路
因此，本专利技术的主要目标是实现一种写入操作，其中可以在多值闪速存储器中以随机地址写入数据。为了实现上述目标，根据本专利技术的半导体存储设备，为了存储n值数据(n为至少为2的整数)，在数据能够基于至少2n+1个彼此不同的阈值电压中的本文档来自技高网...

【技术保护点】
一种半导体存储设备，用于在能够用至少２↑［ｎ］＋１个彼此不同的阈值电压中的任意一个来识别数据的状态下存储数据，以便存储ｎ值数据，ｎ是至少为２的整数。

【技术特征摘要】
JP 2005-6-22 2005-1819711.一种半导体存储设备，用于在能够用至少2n+1个彼此不同的阈值电压中的任意一个来识别数据的状态下存储数据，以便存储n值数据，n是至少为2的整数。2.根据权利要求1所述的半导体存储设备，其中所述阈值电压与所述数据之间的对应关系，根据所述数据被写入在其中的地址的顺序而改变。3.一种半导体存储设备，包括具有多个存储单元的存储单元阵列，所述存储单元用于在能够用第0阈值电压～第4阈值电压中的任意一个来识别数据的状态下存储数据，所述阈值电压的大小关系为第0阈值电压＜第1阈值电压＜第2阈值电压＜第3阈值电压＜第4阈值电压，所述存储单元按照格子形状设置并分别连接到字线和位线上；控制器，用于当在所述存储单元中写入第一页中的数据和第二页中的数据时，控制写入操作；和标志存储装置，用于存储表示在所述存储单元中写入第一页中的数据的写入操作与在所述存储单元中写入第二页中的数据的写入操作之间的时间顺序关系的标志数据，其中所述控制器执行根据待以“正向”(第一页→第二页)写入顺序在第一页的写入操作中写入的数据，将所述存储单元的状态从能够用该第0阈值电压来识别数据的状态，变换到能够用该第0阈值电压或该第1阈值电压来识别数据的状态；根据待以所述“正向”写入顺序在第二页的写入操作中写入的数据，将所述存储单元的状态变换到能够用该第0阈值电压、该第1阈值电压、该第2阈值电压和该第3阈值电压中的任意一个来识别数据的状态；根据待以“反向”(第二页→第一页)写入顺序在第二页中的数据被写入的写入操作中被写入的数据，将所述存储单元的状态从能够用该第0阈值电压来识别数据的状态，变换到能够用该第0阈值电压或该第3阈值电压来识别数据的状态；和根据待以所述“反向”写入顺序在第一页的写入操作中写入的数据，将所述存储单元的状态变换到能够用该第0阈值电压、该第1阈值电压、该第3阈值电压和该第4阈值电压中的任意一个来识别数据的状态，并且在所述“反向”写入顺序的两个写入操作中，所述标志存储装置存储表示所述“反向”写入顺序的标志数据。4.根据权利要求3所述的半导体存储设备，其中在所述“正向”写入顺序的两个写入操作中，所述标志存储装置存储表示所述“正向”写入顺序的标志数据，并且所述控制器执行当存储在所述标志存储装置中的标志数据表示“正向”写入顺序时，决定在所述存储单元的状态下是否用该第0阈值电压、该第1阈值电压、该第2阈值电压和该第3阈值电压中的任意一个来识别数据，并且基于该决定的结果从所述存储单元中读取数据；和当存储在所述标志存储装置中的标志数据表示“反向”写入顺序时，决定在所述存储单元的状态下是否用该第0阈值电压、该第1阈值电压、该第3阈值电压和该第4阈值电压中的任意一个来识别数据，并且基于该决定的结果从所述存储单元中读取数据。5.根据权利要求4所述的半导体存储设备，其中所述控制器判断在所述存储单元中是否能够用该第1阈值电压或该第2阈值电压来识别数据，并且随后在待读取第二页中的数据时，读取第二页中的数据。6.根据权利要求3所述的半导体存储设备，进一步包括能够以高速度读取和写入数据的易失性存储器，其中所述控制器在所需时刻将所述标志数据从所述标志存储装置传送到该易失性存储器，并且在不同于该所需时刻的时刻将所述标志数据从该易失性存储器传送到所述标志存储装置。7.根据权利要求3所述的半导体存储设备，进一步包括字线标志存储装置，其用于在各条字线中...

【专利技术属性】
技术研发人员：在田盟，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]