半导体封装件及其形成方法技术

半导体封装件包括第一封装组件，该第一封装组件包括：第一半导体管芯；第一密封剂，位于第一半导体管芯周围；以及第一再分布结构，电连接至第一半导体管芯。半导体封装件还包括接合至第一封装组件的第二封装组件，其中，第二封装组件包括：第二半导体管芯；散热器，位于第一半导体管芯和第二封装组件之间；以及第二密封剂，位于第一封装组件和第二封装组件之间，其中，第二密封剂具有比散热器低的热导率。本申请的实施例还涉及形成半导体封装件的方法。申请的实施例还涉及形成半导体封装件的方法。申请的实施例还涉及形成半导体封装件的方法。

【技术实现步骤摘要】
半导体封装件及其形成方法


[0001]本申请的实施例涉及半导体封装件及其形成方法。

技术介绍

[0002]由于各个电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，半导体工业经历了快速的增长。在大多数情况下，迭代减小最小部件尺寸可以提高集成密度，从而可以将更多组件集成至给定区域中。随着对缩小电子器件的需求的增长，已经出现了对更小且更具创造性的半导体管芯封装技术的需求。这种封装系统的实例是叠层封装(PoP)技术。在PoP器件中，顶部半导体封装件堆叠在底部半导体封装件的顶部，以提供高水平的集成度和组件密度。PoP技术通常能够在印刷电路板(PCB)上生产增强功能且小的覆盖区的半导体器件。

技术实现思路

[0003]本申请的一些实施例提供了一种半导体封装件，包括：第一封装组件，包括：第一半导体管芯；第一密封剂，位于所述第一半导体管芯周围；以及第一再分布结构，电连接至所述第一半导体管芯；第二封装组件，接合至所述第一封装组件，其中，所述第二封装组件包括第二半导体管芯；散热器，位于所述第一半导体管芯和所述第二封装组件之间；以及第二密封剂，位于所述第一封装组件和所述第二封装组件之间，其中，所述第二密封剂具有比所述散热器低的热导率。
[0004]本申请的另一些实施例提供了一种半导体封装件，包括：第一封装组件，包括：第一半导体管芯，包括第一半导体衬底；第一密封剂，位于所述第一半导体管芯周围；以及第一再分布结构，电连接至所述半导体管芯；第二封装组件，接合至所述第一封装组件，其中，所述第二封装组件包括第二半导体衬底上的第二半导体管芯，并且其中，所述第一半导体衬底通过膜直接附接至所述第二半导体衬底；以及第二密封剂，位于所述第一封装组件和所述第二封装组件之间。
[0005]本申请的又一些实施例提供了一种形成所述半导体封装件的方法，包括：形成再分布结构，其中，所述再分布结构包括绝缘层中的第一接触焊盘和第二接触焊盘；在所述第二接触焊盘上形成通孔；将第一管芯接合至所述再分布结构，其中，所述第一管芯的介电层接触所述绝缘层，并且其中，所述第一管芯的第三接触焊盘接触所述第一接触焊盘；将散热器附接至所述第一管芯的与所述再分布结构相对的表面；以及将包括第二管芯的封装组件接合至所述通孔，其中，所述散热器位于所述第一管芯和所述封装组件之间。
附图说明
[0006]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0007]图1示出了根据一些实施例的集成电路管芯的截面图。
[0008]图2至图13示出了根据一些实施例的在用于形成半导体封装件的工艺期间的中间步骤的截面图。
[0009]图14A、图14B和图14C示出了根据一些实施例的半导体封装件的截面图。
[0010]图15至图19示出了根据一些实施例的在用于形成半导体封装件的工艺期间的中间步骤的截面图。
[0011]图20示出了根据一些实施例的半导体封装件的截面图。
[0012]图21至图29示出了根据一些实施例的在用于形成封装组件的工艺期间的中间步骤和实现器件堆叠件的截面图。
[0013]图30示出了根据一些实施例的半导体封装件的截面图。
具体实施方式
[0014]以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0015]而且，为了便于描述，在此可以使用诸如“在
…
之下”、“在
…
下方”、“下部”、“在
…
之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。器件可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
[0016]根据一些实施例，封装件包括接合至包括一个或多个IC管芯的集成电路(IC)封装组件的存储器封装组件。在一些实施例中，具有相对较高热导率的散热器设置在存储器封装组件和IC封装组件之间，用于改善散热。例如，散热器可以附接至IC管芯的背侧，并且散热器可以从IC管芯延伸至存储器封装件。在其它实施例中，IC管芯可以直接附接至存储器封装件用于改善散热。因此，在实施例半导体封装件中，热量可以通过散热器或通过将IC管芯直接附接至存储器封装件来有效地从IC管芯散发至散热器。
[0017]图1示出了根据一些实施例的集成电路管芯50的截面图。将在随后处理中封装集成电路管芯50以形成集成电路封装件。集成电路管芯50可以是逻辑管芯(例如，中央处理单元(CPU)、图形处理单元(GPU)、片上系统(SoC)、应用处理器(AP)、微控制器等)、存储器管芯(例如，动态随机存取存储器(DRAM)管芯、静态随机存取存储器(SRAM)管芯等)、电源管理管芯(例如，电源管理集成电路(PMIC)管芯)、射频(RF)管芯、传感器管芯、微机电系统(MEMS)管芯、信号处理管芯(例如，数字信号处理(DSP)管芯)、前端管芯(例如，模拟前端(AFE)管芯)等或它们的组合。
[0018]可以在晶圆中形成集成电路管芯50，该晶圆可以包括在随后步骤中被分割以形成多个集成电路管芯的不同的器件区域。可以根据适用的制造工艺处理集成电路管芯50，以
形成集成电路。例如，集成电路管芯50包括半导体衬底52(诸如掺杂或未掺杂的硅)或绝缘体上半导体(SOI)衬底的有源层。半导体衬底52可以包括其它半导体材料，诸如锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP；或它们的组合。也可以使用其它衬底，诸如多层或梯度衬底。半导体衬底52具有有时称为前侧的有源表面(例如，在图1中面向上的表面)和有时称为背侧的无源表面(例如，在图1中面向下的表面)。
[0019]可以在半导体衬底52的正面处形成器件(由晶体管表示)54。器件54可以是有源器件(例如，晶体管、二极管等)、电容器、电阻器等。层间电介质(ILD)56位于半导体衬底52的正面上方。ILD 56围绕并且可以覆盖器件54。ILD 56可以包括由诸如磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)、未掺杂的硅酸盐玻本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装件，包括：第一封装组件，包括：第一半导体管芯；第一密封剂，位于所述第一半导体管芯周围；以及第一再分布结构，电连接至所述第一半导体管芯；第二封装组件，接合至所述第一封装组件，其中，所述第二封装组件包括第二半导体管芯；散热器，位于所述第一半导体管芯和所述第二封装组件之间；以及第二密封剂，位于所述第一封装组件和所述第二封装组件之间，其中，所述第二密封剂具有比所述散热器低的热导率。2.根据权利要求1所述的半导体封装件，其中，所述散热器具有至少149W/m*K的热导率。3.根据权利要求1所述的半导体封装件，其中，所述散热器接触所述第二封装组件的衬底。4.根据权利要求1所述的半导体封装件，其中，所述第二密封剂在所述散热器的顶面和所述第二封装组件的衬底的底面之间延伸。5.根据权利要求1所述的半导体封装件，其中，所述散热器通过膜附接至所述第一半导体管芯的半导体衬底。6.根据权利要求5所述的半导体封装件，其中，所述膜包括高k聚合物、铟、锡、热界面材料(TIM)或焊膏。7.根据权利要求5所述的半导体封装件，其中，第二散热器设置在所述第一半导体管芯和所述第二封装组件之间，并且其中，所述第二密封剂位于所述散热器和所...

【专利技术属性】
技术研发人员：张丰愿，黄博祥，鲁立忠，李志纯，卢以谦，陈又豪，张克正，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：