【技术实现步骤摘要】
本专利技术总的来说涉及存储系统和该存储系统的才喿作方法。技术背景理想的是构建和操作具有快速读/写入速度和高存储容量的基 于芯片的存储系统。
技术实现思路
在本专利技术的 一 个实施例中，提供了 一种存储系统的操作方法， 包括通过将多个存储器中的至少一些中读取的数据的数据总线宽度转换成I/O端口的数据总线宽度，从存储系统的多个存储器中同 时读取数据并以存储系统的I/O端口的输出通道容量从存储系统中输出数据。 附图说明为了更完全地理解本专利技术及其优点，下面，将结合附图的下述-说明作为参考，其中图1是示出了存储系统的第一实施例的实例的框图；图2是示出了存储系统的第二实施例的实例的框图3是示出了存储系统的第三实施例的实例的框图；图4A是图2的存储系统的第一存储器的视图，其示出了根据 本专利技术一个实施例的数据划分；以及图4B是图3的存储系统的多个存储器的视图，示出了根据本 专利技术 一 个实施例的凄t据划分。具体实施方式的连4妾和津禺合。图1是示出了存储系统80的第一实施例的一个实例的框图， 该存储系统80包括多个非易失性存储器82、 84、 86和控制多个存 储器8...
【技术保护点】
一种存储系统包括： Ｉ／Ｏ端口，具有Ｉ／Ｏ端口数据总线宽度； 多个存储器，所述多个存储器中的每一个均具有存储器数据总线宽度； 数据总线宽度转换电路，用于将数据大小从被读取的多个存储器中的至少一个的所述存储器数据总线宽度转换成所述Ｉ／Ｏ端口的所述Ｉ／Ｏ端口数据总线宽度；以及 控制器，用于控制所述多个存储器和所述Ｉ／Ｏ端口之间的数据传送。
【技术特征摘要】
US 2006-9-28 11/529,7111.一种存储系统包括I/O端口，具有I/O端口数据总线宽度；多个存储器，所述多个存储器中的每一个均具有存储器数据总线宽度；数据总线宽度转换电路，用于将数据大小从被读取的多个存储器中的至少一个的所述存储器数据总线宽度转换成所述I/O端口的所述I/O端口数据总线宽度；以及控制器，用于控制所述多个存储器和所述I/O端口之间的数据传送。2. 根据权利要求1所述的存储系统，其中，所述多个存储器中的 每一个的所述存储器数据总线宽带取决于所述多个存储器中 所述每一个的速度。3. 根据权利要求1所述的存储系统，其中，所述I/O端口具有I/O 端口数据带宽，以及所述多个存储器中的每一个在净皮读取时均具有至少等于所述I/O端口的所述I/O端口数据带宽的存储器数据带宽。4. 根据权利要求1所述的存储系统，其中，所述数据总线宽度转 换电路包括多个并串转换器或多个并并转换器。5. 根据权利要求4所述的存储系统，其中，所述数据总线带宽转 换电路包括至少一个多路复用器，用于选择性地将所述多个存 储器中的至少 一些连4妄至所述I/O端口 ，以将乂人所述多个存4诸 器中所选择的一个读取的数据提供给所述I/O端口 。6. 根据权利要求1所述的存储系统，还包括多路复用器，用于选择性地将所述控制器连接至所述I/O端口 ，以将来自所述控制 器的信息提供给所述i/o端口，其中，所述控制器连接至所述 1/0端口，以接收来自所述i/o端口的信息。7. 根据权利要求1所述的存储系统，还包括多路复用器，用于选 择性地将所述多个存储器中的至少一些连接至所述I/O端口 ， 以将从所述多个存储器的至少 一些中读取的数据提供给所述 I/O端口 ，其中，所述控制器连4妄至所述I/O端口 ，以/人所述 1/0端口接收信息。8. 根据权利要求1所述的存储系统，还包括连接至所述I/O端口 的数据总线宽度转换电路，用于将来自所述I/O端口的输入数 据单元分成多个部分，其中，将所述^t据单元的所述多个部分 中的每一个依大小设置成与所述多个存储器中的相应一个的 所述存储器数据总线带宽相对应。9. 根据权利要求8所述的存储系统，其中，所述数据总线宽度转 换电路包括多个串并转换器或多个并并转换器。10. 根据权利要求8所述的存储系统，还包括作为写緩冲器的附加 的存^f诸器，用于在所述数据单元的所述多个部分中的每一个祐: 写入所述多个存储器中的相应一个之前，对其进行緩冲。11. 根据权利要求1所述的存储系统，其中，所述多个存储器中的 至少一些存储器具有不同于所述多个存储器中的其它存储器 的读取速度。12. 根据权利要求1所述的存储系统，其中，所述控制器同时启动 多于所述多个存储器之一的读访问。13. —种存Y诸系统，包4舌1/0端口，形成有I/O端口数据总线宽度；多个存储器，所述多个存储器中的每一个均形成有存储 器数据总线宽度；数据总线宽度转换电路，用于将被编程的所述多个存储 器中至少一个的所述存储器数据总线宽度转换为所述I/O端 口的所述I/0端口数据总线宽度；以及控制器，控制所述多个存储器和所述I/O端口之间的数据 传送。14. 根据权利要求13所述的存储系统，其中，所述多个存储器中 的每一个的所述存储器数据总线宽度取决于所述多个存储器 的所述每一个的速度。15. —种存4诸系统，包4舌多个非易失性存储器，包括用于接收将被存储在所述多 个存储器中的所有数据的第 一存储器；1/0端口，用于提供将被存储在所述多个存储器中的所述 数据；以及控制器，用于控制所述多个存储器，以使在所述第一存 储器中存储的数据量达到预定阈值时，将在所述第 一 存储器中 存储的至少一些所述数据复制到所述多个存储器中的第二存储器。16. 根据权利要求15所述的存储系统，还包括所述控制器，用于 控制所述多个存储器，以使在所述第一存储器中存储的所述数 据量达到所述预定阈值时，将在所述第一存储器中存储的全部 数据量复制到所述多个存储器中的所述第二存储器。17. 根据权利要求5所述的存储系统，还包括所述控制器，用于控制所述多个存储器，以使在所述多个存储器中的所述第二存 储器中存储的数据量达到预定阈值时，将在所述多个存储器中 的所述第二存储器中存储的至少 一些所述数据复制到所述多 个存储器中的第三存储器。18. 根据权利要求15所述的存储系统，其中，所述多个存储器中 的至少一些存储器具有不同的存储密度，并且所述多个存储器 中的至少 一些存储器以不同的存取速度操作。19. 根据权利要求15所述的存储系统，还包括至少一个多路复用器，用于选择性地将所述多个存储器连接至所述i/o端口，以将从所述多个存储器中所选择的一个存储器读取的数据提供 纟合所述I/O端口 。20. 根据权利要求15所述的存储系统，还包括所述控制器，用于 在所述数据单元已经存储在所述第 ...
【专利技术属性】
技术研发人员：安德烈亚斯托伊伯，D里希特，L德安布罗吉，赖纳施皮尔贝格，
申请(专利权)人：安德烈亚斯托伊伯，D里希特，L德安布罗吉，赖纳施皮尔贝格，
类型：发明
国别省市：DE[德国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。