一种多容值芯片电容器制造技术

本实用新型专利技术提供一种多容值芯片电容器，包括一介质层，所述介质层的上侧面及与所述上侧面对应的下侧面分别形成有上金属层和下金属层，所述下金属层与所述上金属层均包括从所述介质层向外延伸依次设置的一TaN防扩散层、一TiW/Ti粘结层及一Ni阻隔层，所述上金属层远离所述介质层的一侧形成有不同容值的上电极，所述下金属层远离所述介质层的一侧形成有下电极。本实用新型专利技术通过将多容值电极集合设置在单介质层上，使单一电容器具备多电容值性能，解决现有技术中单电容器无法适应多电容值需要的问题。并通过结构、尺寸与性能的优配，使得到的多容值芯片电容器具备优良的性能，满足人们需求，实用性高。实用性高。实用性高。

【技术实现步骤摘要】
一种多容值芯片电容器


[0001]本技术涉及芯片电容器领域，尤其涉及一种多容值芯片电容器。

技术介绍

[0002]电容器，通常简称其容纳电荷的本领为电容，用字母C表示。定义1：电容器，顾名思义，是“装电的容器”，是一种容纳电荷的器件。定义2：电容器，任何两个彼此绝缘且相隔很近的导体(包括导线)间都构成一个电容器。电容器是电子设备中大量使用的电子元件之一，广泛应用于电路中的隔直通交，耦合，旁路，滤波，调谐回路，能量转换，控制等方面。在日常使用时，经常会有需要多种电容值的电容器的情况，需要分个设计与该多个电容值对应的多种电容器，不仅设计的时间长，精力投入也较多，且在组装过程中，需要多个但容值电容器组装，个数较多，为便于组装，有必要将多个单容值电容器在一个多容值电容器上体现，提供一种多电极电容器适用于多个单容值电容需要的电容器。

技术实现思路

[0003]本技术目的在于提供一种多容值芯片电容器，其上集合了多个单容值电极，解决现有技术中电容器组装过程中单个电容器的复杂性的问题。
[0004]为达到上述目的，本技术提供一种多容值芯片电容器，包括一介质层介质层，所述介质层的上侧面及与所述上侧面对应的下侧面分别形成有上金属层和下金属层，所述上金属层远离所述介质层的一侧形成有不同容值的上电极，所述下金属层远离所述介质层的一侧形成有下电极；所述上电极有5个，其中有2个所述上电极在测试频率1MHZ条件下，电极容值为1000pF，损耗小于2.0％，尺寸为：长度1.016
±
0.127mm，宽度0.889
±
0.127mm；有3个所述上电极在测试频率1MHZ条件下，电极容值为100pF，损耗小于2.0％，尺寸为：长度0.4
±
0.127mm，宽度0.35
±
0.127mm。
[0005]进一步优选的，所述下金属层与所述上金属层均包括从所述介质层向外延伸依次设置的一TaN防扩散层、一TiW/Ti粘结层及一Ni阻隔层。
[0006]进一步优选的，所述TaN防扩散层厚度为所述TiW/Ti粘结层厚度为所述Ni阻隔层厚度为所述上电极与所述下电极均为Au电极，其厚度为2.0
±
0.5μm。
[0007]进一步优选的，所述多容值芯片电容器尺寸为：长度为2.3
±
0.05mm，宽为1.21
±
0.05mm，厚度为0.2
±
0.06mm。
[0008]进一步优选的，所述上电极的四周留边。
[0009]进一步优选的，所述多容值芯片电容器在测试频率1MHZ条件下，损耗小于2.5％。
[0010]本技术的有益效果是：本技术提供一种多容值芯片电容器，其通过将多容值电极集合设置在单介质层上，使单一电容器具备多电容值性能，解决现有技术中电容器组装过程中单个电容器的复杂性的问题。
[0011]本技术通过结构、尺寸与性能的优配，使得到的多容值芯片电容器具备优良
的性能，满足人们需求，实用性高。
附图说明
[0012]图1为实施例1提供的多容值芯片电容器结构俯视图；
[0013]图2为实施例1提供的多容值芯片电容器结构左视图；
[0014]图3为实施例1提供的多容值芯片电容器结构仰视图。
具体实施方式
[0015]下面所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0016]实施例1
[0017]参阅图1、图2及图3，本实施例提供一种多容值芯片电容器，包括一介质层9，所述介质层9为SrTiO3的陶瓷介质层，相对介电常数为15000～25000，温度范围为
‑
55℃～125℃，容量温度系数为
±
15％。所述介质层9的上侧面及与所述上侧面对应的下侧面分别形成有上金属层和下金属层，所述上金属层的上部形成有不同容值的上电极1、2、3、4、5，所述下金属层远离所述介质层的一侧形成有下电极13。
[0018]所述下金属层与所述上金属层均包括从所述介质层9向外延伸依次设置的一TaN防扩散层8、10、一TiW粘结层7、11及一Ni阻隔层6、12，所述TaN防扩散层8、10厚度为可防止Ti扩散，所述TiW粘结层7、11厚度为可在介质层与金属层之间建立牢固的粘结性，所述Ni阻隔层5、12厚度为可在焊锡时保护粘结层，保证电容器性能，所述上电极1、2、3、4、5与所述下电极13均为Au电极，其厚度为2.0
±
0.5μm。
[0019]所述上电极有5个，其中所述上电极1、2在测试频率1MHz下，容量为1000pF，容量精度为
±
20％，容量下限为800pF，容量上限为1200pF，尺寸为：长度1.016
±
0.127mm，宽度0.889
±
0.127mm；所述上电极3、4、5在测试频率1MHz下，容量为100pF，容量精度为
±
20％，容量下限为80pF，容量上限为120pF，尺寸为：长度0.4
±
0.127mm，宽度0.35
±
0.127mm。所述上电极1、2、3、4、5的四周留边，可提高电容器的绝缘电阻和介质耐高压。
[0020]所述多容值芯片电容器尺寸为：长度为2.3
±
0.05mm，宽为1.21
±
0.05mm，厚度为0.2
±
0.06mm。
[0021]经性能检测，所述多容值芯片电容器性能如下:
[0022]1、外观性能：金层表面光洁，无外来杂质污染，介质层表面、侧面无裂纹；
[0023]2、键合性能：至少可承受6gf拉力(25μm直径金丝)；
[0024]3、电容器性能：损耗小于2.5％@1MHz，即在测试频率为1MHz下，损耗角正切值为小于0.025；在测试电压50VDC条件下，绝缘电阻大于1GΩ；工作电压为50VDC；耐电压为1255VDC；
[0025]4、安装工艺：支持导电胶焊接、金丝键合及金锡焊接。
[0026]以上所揭露的仅为本技术几种较佳实施例而已，当然不能以此来限定本实用
新型之权利范围，因此依本技术申请专利范围所作的等同变化，仍属本技术所涵盖的范围。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多容值芯片电容器，其特征在于，包括一介质层，所述介质层的上侧面及与所述上侧面对应的下侧面分别形成有上金属层和下金属层，防扩散层粘结层所述上金属层远离所述介质层的一侧形成有不同容值的上电极，所述下金属层远离所述介质层的一侧形成有下电极；所述上电极有5个，其中有2个所述上电极在测试频率1MHZ条件下，电极容值为1000pF，损耗小于2.0％，尺寸为：长度1.016
±
0.127mm，宽度0.889
±
0.127mm；有3个所述上电极在测试频率1MHZ条件下，电极容值为100pF，损耗小于2.0％，尺寸为：长度0.4
±
0.127mm，宽度0.35
±
0.127mm。2.如权利要求1所述的多容值芯片电容器，其特征在于，所述下金属层与所述上金属层均包...

【专利技术属性】
技术研发人员：熊珊，吴浩，彭高东，何培统，张浩天，席生，
申请(专利权)人：广州创天电子科技有限公司，
类型：新型
国别省市：