半导体装置的形成方法制造方法及图纸

一种半导体装置的形成方法，包括：提供基板；形成掩膜层于基板的表面之上，掩膜层具有开口位于表面的部分之上；沉积导电层于表面的部分及掩膜层之上；移除掩膜层及掩膜层之上的导电层，在移除掩膜层及掩膜层之上的导电层之后，在表面的部分之上余留的导电层形成导电垫，且导电垫的宽度朝着基板增加；以及通过焊料层接合装置至导电垫，导电垫埋藏于焊料层中。中。中。

【技术实现步骤摘要】
半导体装置的形成方法


[0001]本专利技术实施例涉及一种半导体装置的制造方法，且特别涉及一种封装结构的形成方法。

技术介绍

[0002]半导体集成电路(integrated circuit，IC)工业经历了快速成长。集成电路材料及设计的技术进步产生了几个世代的集成电路。每一世代具有相较于上一代更小及更复杂的电路。然而，这些进步增加了处理和制造集成电路的复杂度。
[0003]在集成电路发展的过程中，当几何尺寸(亦即使用制造制程可创造的最小的元件(或线)减少，增加了功能密度(亦即每一芯片面积的内连装置数目)。这样按比例缩小的制程通常通过提高生产效率及降低相关成本来提供好处。
[0004]然而，由于部件尺寸持续减少，制造制程变得更难以进行。因此，形成越来越小的可靠的半导体元件为一挑战。接合半导体元件至其他元件亦为挑战。

技术实现思路

[0005]本专利技术实施例包括一种半导体装置的形成方法，包括：提供基板；形成掩膜层于基板的表面之上，其中掩膜层具有开口位于表面的部分之上；沉积导电层于表面的部分及掩膜层之上；移除掩膜层及掩膜层之上的导电层，其中在移除掩膜层及掩膜层之上的导电层之后，在表面的部分之上余留的导电层形成导电垫，且导电垫的宽度朝着基板增加；以及通过焊料层接合装置至导电垫，导电垫埋藏于焊料层中。
附图说明
[0006]以下将配合所附图式详述本专利技术实施例。应注意的是，各种特征部件并未按照比例绘制且仅用以说明例示。事实上，元件的尺寸可能经放大或缩小，以清楚地表现出本专利技术实施例的技术特征。
[0007]图1A
‑
图1G是根据一些实施例绘示出形成半导体装置制程各阶段的剖面图。
[0008]图1A
‑
1是根据一些实施例绘示出图1A的基板、绝缘层、及导电线的上视图。
[0009]图1A
‑
2是根据一些实施例绘示出图1A的基板、绝缘层、及导电线的上视图。
[0010]图1B
‑
1是根据一些实施例绘示出图1B的上视图。
[0011]图1E
‑
1是根据一些实施例绘示出图1E的上视图。
[0012]图1E
‑
2是根据一些实施例绘示出图1E的上视图。
[0013]图1F
‑
1是根据一些实施例绘示出图1F的底视图。
[0014]图1F
‑
2是根据一些实施例绘示出图1F的底视图。
[0015]图1G
‑
1是根据一些实施例绘示出图1G的上视图。
[0016]图1G
‑
2是根据一些实施例绘示出图1G的上视图。
[0017]图2是根据一些实施例绘示出半导体装置的剖面图。
[0018]图3A
‑
图3F是根据一些实施例绘示出形成半导体装置制程各阶段的剖面图。
[0019]图4A
‑
图4F是根据一些实施例绘示出形成半导体装置制程各阶段的剖面图。
[0020]图5是根据一些实施例绘示出基板、绝缘层、及导电线突出部分的变化的上视图。
[0021]图6是根据一些实施例绘示出基板、绝缘层、及导电线突出部分的变化的上视图。
[0022]图7是根据一些实施例绘示出基板、绝缘层、及导电线突出部分的变化的上视图。
[0023]图8是根据一些实施例绘示出基板、绝缘层、及导电线突出部分的变化的上视图。
[0024]图9是根据一些实施例绘示出基板、绝缘层、及导电线突出部分的变化的上视图。
[0025]图10是根据一些实施例绘示出基板、绝缘层、及导电线突出部分的变化的上视图。
[0026]图11是根据一些实施例绘示出基板、绝缘层、及导电线突出部分的变化的上视图。
[0027]图12是根据一些实施例绘示出基板、绝缘层、及导电线突出部分的变化的上视图。
[0028]图13是根据一些实施例绘示出基板、绝缘层、及导电线突出部分的变化的上视图。
[0029]图14是根据一些实施例绘示出基板、绝缘层、及导电线突出部分的变化的上视图。
[0030]其中，附图标记说明如下：
[0031]100，200，300，400：半导体装置
[0032]110：基板
[0033]112：表面
[0034]112a：部分
[0035]114：突出部分
[0036]114a：柱状结构
[0037]116：凹槽
[0038]116a：底表面
[0039]117：基座
[0040]118：台座
[0041]118a：顶表面
[0042]118b：侧壁
[0043]118p：周围部分
[0044]120：导电线
[0045]124：侧壁
[0046]126：侧壁
[0047]128：侧壁
[0048]129a，129b，129c，129d：角落
[0049]130：掩膜层
[0050]132：开口
[0051]132a：内壁
[0052]132u：上部
[0053]132w：下部
[0054]134：凹槽
[0055]136：顶表面
[0056]140：导电层
[0057]141a，141b：顶表面
[0058]142：导电垫
[0059]142a：顶表面
[0060]142b：侧壁
[0061]150：装置
[0062]152：底表面
[0063]154：突出部分
[0064]154a：柱状结构
[0065]160：导电垫
[0066]170：焊料层
[0067]310：导电结构
[0068]A：绝缘层
[0069]B：边界
[0070]D1，D2：距离
[0071]E1：端点部分
[0072]W1，W2：宽度
[0073]G：边缘部分
[0074]T1，T2，T3，T3
’
，T4，T5，T6，T7：厚度
[0075]θ1：角度
[0076]I
‑
I
’
：剖面线
[0077]R1，R2：区域
具体实施方式
[0078]以下的公开内容提供许多不同的实施例或范例以实施本案的不同特征。以下的公开内容叙述各个构件及其排列方式的特定范例，以简化说明。当然，这些特定的范例并非用以限定。例如，若是本专利技术实施例叙述了一第一特征部件形成于一第二特征部件之上或上方，即表示其可能包含上述第一特征部件与上述第二特征部件是直接接触的实施例，亦可能包含了有附加特征部件形成于上述第一特征部件与上述第二特征部件之间，而使上述第一特征部件与第二特征部件可能未直接接触的实施例。此外，本专利技术实施例可在各范本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置的形成方法，包括：提供一基板；形成一掩膜层于该基板的一表面之上，其中该掩膜层具有一开口位于该表面的一部分之上；沉积一导电层于该表面的该部分及该掩膜层之上；移除该掩膜层及该掩膜层之上的导电层，...

【专利技术属性】
技术研发人员：颜晨恩，康金玮，詹凯钧，吕文雄，林政仁，郑明达，李明机，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：