三维存储器制造技术

本公开提供了一种三维存储器，包括键合至彼此的外围晶圆和阵列晶圆。阵列晶圆包括：待测试结构(TS)，具有第一连接端(112

【技术实现步骤摘要】
三维存储器


[0001]本公开涉及半导体
，具体地，涉及一种三维存储器。

技术介绍

[0002]将存储阵列和外围电路分别布置在存储阵列晶圆和外围晶圆上的三维存储器可有效解决加工存储阵列时外围电路受到高温高压影响的问题，能够实现更高的存储密度、更简单的工艺流程以及更少的循环时间。
[0003]在这种架构中，当两片晶圆制备完成后，可对二者进行键合。如图1中所示，键合后的阵列晶圆110和外围晶圆120可以在键合界面处通过分别设置在阵列晶圆110中的键合接触(例如，键合接触TVIA
‑
1和TVIA
‑
2)和设置在外围晶圆120中的键合接触(例如，键合接触BVIA
‑
1和BVIA
‑
2)相互接通，从而将阵列晶圆110中的待测试结构TS连接至外围晶圆120中的外围电路PCKT。其中，待测试结构TS是包括一个或多个三维存储串的存储阵列，外围电路PCKT用于在存储阵列处于正常工作状态(即，非测试状态)时生成针对待测试结构TS的控制信号。
[0004]在一些情况下，需要本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维存储器，其特征在于，所述三维存储器包括相互键合的外围晶圆和阵列晶圆，所述阵列晶圆包括：待测试结构，具有第一连接端和第二连接端；以及多个互连部，包括：第一互连部，将第一触点与所述第一连接端电连接，其中，所述第一触点连接至所述阵列晶圆的衬底中的第一阱区；第二互连部，连接至所述第二触点，其中，所述第二触点连接至所述衬底中的第二阱区；以及第三互连部，一端与所述外围晶圆连接，另一端与所述第二连接端连接；第四互连部，所述第四互连部的靠近所述衬底的一侧连接至所述第二连接端，并且与所述一侧相对的另一侧被配置为处于浮置状态。2.根据权利要求1所述的三维存储器，其中，所述外围晶圆还包括：第一外围结构，连接至所述第一互连部；第二外围结构，包括连接至所述第二互连部的第一端和连接至所述第三互连部的第二端；以及第三外围结构，连接至所述第四互连部的所述另一侧。3.根据权利要求1所述的三维存储器，其中，所述待测试结构包括具有一个或多个三维存储串的三维存储阵列，并且所述第一连接端和所述第二连接端分别包括所述三维存储串中字线的两端。4.根据权利要求2所述的三维存储器，其中，所述多个互连部中的每个还包括：在远离所述待测试结构的方向上依次堆叠的阵列晶圆连接块、阵列晶圆导体层、阵列晶圆接触块和阵列晶圆键合接触。5.根据权利要求4所述的三维存储器，其中，所述多个互连部中的每个还包括：一个或多个附加阵列晶圆导体层以及一个或多个附加阵列晶圆连接块，所述附加阵列晶圆导体层与所述附加阵列晶圆连接块交替布置，用于将所述阵列晶圆导体层电连接至所述阵列晶圆接触块。6.根据权利要求4所述的三维存储器，其中，在所述第一互连部中：所述阵列晶圆连接块设置为两个，所述阵列晶圆导体层经由所述阵列晶圆连接块中的一个电...

【专利技术属性】
技术研发人员：姚兰，薛磊，华子群，胡思平，严孟，尹朋岸，元文强，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：