器件堆叠封装结构和器件堆叠封装方法技术

本发明专利技术的实施例提供了一种器件堆叠封装结构和器件堆叠封装方法，涉及半导体封装技术领域，器件堆叠封装结构包括基板、芯片、热塑胶层、第一元器件、电连接层、第二元器件和塑封体，芯片贴装在基板上，热塑胶层设置在基板上并包覆在芯片外，第一元器件设置在热塑胶层上，电连接层设置在基板上，并包覆在热塑胶层和第一元器件外，第二元器件设置在电连接层上，塑封体设置在基板上，并包覆在电连接层和第二元器件外，通过将第一元器件和第二元器件分设在电连接层的上下两侧，实现了第一元器件和第二元器件的二层堆叠，从而减小了占用空间，提高了产品集成度。提高了产品集成度。提高了产品集成度。

【技术实现步骤摘要】
器件堆叠封装结构和器件堆叠封装方法


[0001]本专利技术涉及半导体封装
，具体而言，涉及一种器件堆叠封装结构和器件堆叠封装方法。

技术介绍

[0002]随着半导体行业的快速发展，电子产品微型化越来越薄以满足用户的需求以及产品性能与内存越来越高，因此，半导体封装结构采用多个芯片叠装(Stack
‑
Die)技术或者芯片FOW(flow over wire)叠装技术，将两个或者多个芯片叠装在单一封装结构中，实现产品封装体积减小以及提升产品性能。
[0003]然而，针对半导体封装结构中数量越来越多的功能元器件，目前常规技术还是将其平铺在基板上，随着功能元器件的数量越来越多，其占据结构中大量空间，导致剩余可利用空间变小，不利于产品的小型化。因此，如何缩小芯片与元器件的利用空间，成为行业内急需解决的问题。

技术实现思路

[0004]本专利技术的目的包括，例如，提供了一种器件堆叠封装结构和器件堆叠封装方法，其能够实现元器件的堆叠，能够降低多个元器件占用的空间，避免封装结构内部空间的浪费，有利于产品的小型化。<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种器件堆叠封装结构，其特征在于，包括：基板；贴装在所述基板上的芯片；设置在所述基板上，并包覆在所述芯片外的热塑胶层；设置在所述热塑胶层上的第一元器件；设置在所述基板上，并包覆在所述热塑胶层和所述第一元器件外的电连接层；设置在所述电连接层上的第二元器件；以及，设置在所述基板上，并包覆在所述电连接层和所述第二元器件外的塑封体；其中，所述第二元器件和所述第一元器件分别对应设置在所述电连接层的上下两侧，且所述第一元器件和所述电连接层电连接，所述第二元器件与所述电连接层或所述基板电连接，所述电连接层与所述基板电连接。2.根据权利要求1所述的器件堆叠封装结构，其特征在于，所述第一元器件嵌设在所述热塑胶层上，且所述第一元器件的表面与所述热塑胶层的表面相平齐。3.根据权利要求1或2所述的器件堆叠封装结构，其特征在于，所述电连接层上还开设有导热孔，所述导热孔内填充有导热胶层，所述第一元器件和所述第二元器件对应设置在所述导热孔的两端，并贴装在所述电连接层的表面，所述导热胶层分别连接所述第一元器件和所述第二元器件。4.根据权利要求3所述的器件堆叠封装结构，其特征在于，所述电连接层包括一体设置的凸起部和环绕部，所述凸起部与所述芯片相对应，所述环绕部环设在所述凸起部的四周，并位于所述芯片的周围，所述凸起部相对于所述环绕部凸起设置，所述凸起部和所述环绕部上均设置有所述导热孔，且每个所述导热孔的两端分别设置有所述第一元器件和所述第二元器件。5.根据权利要求1所述的器件堆叠封装结构，其特征在于，所述第一元器件的上侧表面设置有第一导电焊盘，所述第一导电焊盘与所述电连接层的下侧表面连接，所述第一元器件通过所述第一导电焊盘与所述电连接层电连接，所述第二元器件的下侧表...

【专利技术属性】
技术研发人员：张吉钦，何正鸿，
申请(专利权)人：甬矽电子宁波股份有限公司，
类型：发明
国别省市：