一种多芯片封装结构及其微系统技术方案

本实用新型专利技术涉及多芯片封装技术领域，具体涉及一种多芯片封装结构及其微系统。该多芯片封装结构包括：工作电压监测器，其输入端分别连接第一芯片的工作电压vdd1和第二芯片的工作电压vdd2，用以输出vdd1和vdd2的工作电压比较结果；输入驱动器，其输入端连接工作电压监测器的输出端，用以根据工作电压比较结果，控制输入驱动器的工作模式，以使第一芯片工作在与输入驱动器的工作模式相适应的工作模式。本实用新型专利技术根据第一工作电压vdd1和第二工作电压vdd2的工作电压比较结果，控制输入驱动器的工作模式，以使第一芯片工作在与输入驱动器的工作模式相适应的工作模式，减少了工作状态不正确、漏电等情况对芯片筛片等测试的干扰，提高了多芯片封装的系统功能调试效率。高了多芯片封装的系统功能调试效率。高了多芯片封装的系统功能调试效率。

【技术实现步骤摘要】
一种多芯片封装结构及其微系统


[0001]本技术涉及多芯片封装
，具体涉及一种多芯片封装结构及其微系统。

技术介绍

[0002]近年来，受到物理学上的限制，“摩尔定律”指导下的半导体技术在深亚微米阶段发展趋缓。为了满足计算机或电子系统朝着高带宽、高复杂度及功能多样性的方向发展，先进的多芯片封装技术成为持续优化系统性能和成本的关键创新路径，是“摩尔定律”在计算机或电子系统上的延续。
[0003]多芯片封装(multi
‑
chip package)，即能将多个不同尺寸、不同制造工艺、不同材料的芯片集成整合到一个封装管壳里面，包括2D、2.5D、3D等芯片的堆叠方式，应用于先进的移动通信/计算、高带宽存储器等系统中。
[0004]由于在封装之前，多芯片封装中的各芯片之间并未通过互连线电性连接，或者即使多芯片封装完成后由于某一芯片未上电或者上电未完成，其输入输出电路处于悬空状态，导致芯片的工作状态不正确、漏电等情况的发生，进而干扰到故障芯片的筛查，影响多芯片封装的整个系统功能的调试。
[0005]因此，如本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多芯片封装结构，所述结构的内部包括第一芯片和第二芯片，其特征在于，所述结构还包括：工作电压监测器，其输入端分别连接所述第一芯片的工作电压vdd1和所述第二芯片的工作电压vdd2，用以输出vdd1和vdd2的工作电压比较结果；输入驱动器，其输入端连接所述工作电压监测器的输出端，用以根据所述工作电压比较结果，控制所述输入驱动器的工作模式，以使所述第一芯片工作在与所述输入驱动器的工作模式相适应的工作模式；其中，所述第二芯片通过所述输入驱动器接入所述第一芯片。2.根据权利要求1所述的多芯片封装结构，其特征在于，所述工作电压监测器包括第一分压电路、第二分压电路、第一比较器、第二比较器、en_lvsft输出端和flag_vdd2on输出端；所述第一分压电路，接于vdd2和地之间，包括第一分压点；所述第二分压电路，接于vdd1和地之间，包括高压分压点和低压分压点；所述第一分压点分别连接所述第一比较器的反向输入端和所述第二比较器的正向输入端；所述高压分压点连接所述第一比较器的正向输入端；所述低压分压点连接所述第二比较器的反向输入端；所述第一比较器的输出端连接en_lvsft输出端；其中，所述en_lvsft输出端连接所述输入驱动器的en_ls输入端；所述第二比较器的输出端连接flag_vdd2on输出端；其中，所述flag_vdd2on输出端连接所述输入驱动器的en_in输入端。3.根据权利要求2所述的多芯片封装结构，其特征在于，所述输入驱动器中包括电平转换器levelshifter通路和缓冲器buffer通路；其中，所述levelshifter通路用于在k
·
vdd1＜vdd2≤vdd1时，将vdd2电压域输入信号转化为vdd1电压域输出信号，以使所述第一芯片工作在所述第二芯片上电完成的正常工作模式；所述buffer通路用于在vdd1＜vdd2时，将vdd2电压域输入信号转化为vdd1电压域输出信号，以使所述第一芯片工作在所述正常工作模式；k为小于1的正数。4.根据权利要求3所述的多芯片封装结构，其特征在于，所述levelshifter通路中：所述输入驱动器的信号输入端依次经过第一反相器和第二反相器连接第一MOS管的栅极；第二MOS管和第三MOS管并联在vdd1和第一MOS管的源极之间；所述第一MOS管的漏极接地；第四MOS管和第五MOS管并联在第六MOS管的漏极和地之间；第六...

【专利技术属性】
技术研发人员：王玉冰，谢永宜，左丰国，
申请(专利权)人：西安紫光国芯半导体有限公司，
类型：新型
国别省市：