封装结构及其制造方法技术

提供一种封装结构和一种用于制造封装结构的方法。所述封装结构包含第一导电结构和第二导电结构。所述第一导电结构包含至少一个电介质层和与所述电介质层接触的至少一个电路层。所述第二导电结构接合到所述第一导电结构。所述第二导电结构包含至少一个电介质层和与所述电介质层接触的至少一个电路层。所述第一导电结构的所述电路层的分布密度大于所述第二导电结构的所述电路层的分布密度。所述第二导电结构的大小小于所述第一导电结构的大小。小。小。

【技术实现步骤摘要】
封装结构及其制造方法


[0001]本专利技术涉及一种封装结构和一种制造方法，并且涉及包含至少两个附接或接合在一起的导电结构和包含具有不同分布密度的电路层的封装结构及其制造方法。

技术介绍

[0002]连同电子行业的快速发展和半导体处理技术的进展，半导体芯片与增大数目个电子组件集成以实现更好的电气性能和更多功能。因此，半导体芯片具备更多的输入/输出(I/O)连接。为了制造包含具有增大数目个I/O连接的半导体芯片的半导体封装，可相对应地增大用于携带半导体芯片的半导体衬底的电路层。因此，半导体衬底的厚度可能相对应地增大，并且半导体衬底的良率可能降低。

技术实现思路

[0003]在一些实施例中，封装结构包含第一导电结构和第二导电结构。第一导电结构包含至少一个电介质层和与所述电介质层接触的至少一个电路层。第二导电结构接合到第一导电结构。第二导电结构包含至少一个电介质层和与所述电介质层接触的至少一个电路层。第一导电结构的电路层的分布密度大于第二导电结构的电路层的分布密度。第二导电结构的大小小于第一导电结构的大小。
[0004]在一些实施例中，封装结构包含第一导电结构、第二导电结构和保护层。第一导电结构包含至少一个电介质层和与所述电介质层接触的至少一个电路层。第二导电结构接合到第一导电结构。第二导电结构包含至少一个电介质层和与所述电介质层接触的至少一个电路层。第一导电结构的电路层的分布密度大于第二导电结构的电路层的分布密度。保护层在第一导电结构与第二导电结构之间。一部分保护层沿着第二导电结构的外围侧表面延伸。
[0005]在一些实施例中，一种制造封装结构的方法包含以下操作：(a)形成第一导电结构，其包含至少一个电介质层及与所述电介质层接触的至少一个电路层，其中所述第一导电结构进一步包含至少一个单元；(b)形成至少一个第二导电结构，其包含至少一个电介质层及与所述电介质层接触的至少一个电路层，其中第一导电结构的电路层的分布密度大于第二导电结构的电路层的分布密度，且第二导电结构的大小小于第一导电结构的单元的大小；及(c)将至少一个第二导电结构接合至第一导电结构的单元。
附图说明
[0006]当结合附图阅读时，从以下具体实施方式易于理解本公开的一些实施例的各方面。应注意，各种结构可能未按比例绘制，且出于论述清楚起见，可任意增大或减小各种结构的尺寸。
[0007]图1说明根据本专利技术的一些实施例的封装结构的截面视图。
[0008]图2说明根据本专利技术的一些实施例的封装结构的截面视图。
[0009]图3说明根据本专利技术的一些实施例的封装结构的截面视图。
[0010]图4说明根据本专利技术的一些实施例的封装结构的截面视图。
[0011]图5说明根据本专利技术的一些实施例的封装结构的截面视图。
[0012]图6说明根据本专利技术的一些实施例的封装结构的截面视图。
[0013]图7说明根据本专利技术的一些实施例的封装结构的截面视图。
[0014]图8说明根据本专利技术的一些实施例的用于制造封装结构的方法的实例的一或多个阶段。
[0015]图9说明根据本专利技术的一些实施例的用于制造封装结构的方法的实例的一或多个阶段。
[0016]图10说明根据本专利技术的一些实施例的用于制造封装结构的方法的实例的一或多个阶段。
[0017]图10A说明根据本专利技术的一些实施例的用于制造封装结构的方法的实例的一或多个阶段的俯视图。
[0018]图10B说明根据本专利技术的一些实施例的用于制造封装结构的方法的实例的一或多个阶段的俯视图。
[0019]图11说明根据本专利技术的一些实施例的用于制造封装结构的方法的实例的一或多个阶段。
[0020]图12说明根据本专利技术的一些实施例的用于制造封装结构的方法的实例的一或多个阶段。
[0021]图13说明根据本专利技术的一些实施例的用于制造封装结构的方法的实例的一或多个阶段。
具体实施方式
[0022]贯穿图式和具体实施方式使用共用参考标号来指示相同或类似组件。根据以下结合附图作出的详细描述将容易理解本专利技术的实施例。
[0023]以下揭示内容提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件及布置的具体实例以简化本专利技术的某些方面。当然，这些只是实例且并不意为限制性的。举例来说，在以下描述中，第一特征在第二特征上方或上的形成可包含第一特征和第二特征直接接触地形成或安置的实施例，且还可包含额外特征可在第一特征与第二特征之间形成或安置使得第一特征和第二特征可不直接接触的实施例。此外，本专利技术可在各种实例中重复参考标号和/或字母。这种重复是出于简化和清楚的目的且本身并不规定所论述的各种实施例和/或配置之间的关系。
[0024]图1说明根据本专利技术的一些实施例的封装结构1的截面视图。封装结构1包含第一导电结构2、第二导电结构3、保护层12、至少一个导电连接元件13、至少一个半导体装置15和封装体(encapsulant)16。
[0025]第一导电结构2可包含电介质结构(dielectric structure)25和至少一个电路层(包含例如由金属、金属合金或其它导电材料形成的电路层26和28)。电介质结构25可包含至少一个电介质层，且至少一个电路层可与所述至少一个电介质层接触。在一些实施例中，电介质结构25可由固化光可成像电介质(cured photoimageable dielectric,PID)材料
(例如包含光引发剂的环氧树脂或聚酰亚胺(polyimide,PI))制成。另外，电介质结构25可不包含纤维(例如，玻璃纤维)。在一些实施例中，第一导电结构2可被称为“堆叠结构”或“高密度导电结构”或“高密度堆叠结构”。在一些实施例中，高密度导电结构(例如，第一导电结构2)的电路层的分布密度大于低密度导电结构(例如，第二导电结构3)的电路层的分布密度。在一些实施例中，第一导电结构2的电路层(包含例如电路层26和28)也可被称作“高密度电路层”。在一些实施例中，高密度电路层的电路线(包含例如迹线或衬垫)的分布密度大于低密度电路层的电路线的分布密度。也就是说，高密度电路层的单位面积中的电路线(包含例如迹线或衬垫)的计数(count)大于低密度电路层的相等单位面积中的电路线的计数，例如约1.2倍或更大，约1.5倍或更大，或约2倍或更大。替代地或组合地，高密度电路层的线宽/线距(line width/line space,L/S)小于低密度电路层的L/S，例如约90％或更小，约50％或更小，或约20％或更小。另外，包含高密度电路层的导电结构可指定为“高密度导电结构”，且包含低密度电路层的导电结构可指定为“低密度导电结构”。
[0026]在一些实施例中，第一导电结构2可为凸块级重布结构(bumping level redistribution structure)。电路层26及28可为扇出电路层或重布层(redistribution layer,RDL)，且电路层26及28的L/S可小于或等于约本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种封装结构，其包括：第一导电结构，其包含至少一个电介质层和与所述电介质层接触的至少一个电路层；及第二导电结构，其接合到所述第一导电结构，所述第二导电结构包含至少一个电介质层和与所述电介质层接触的至少一个电路层；其中所述第一导电结构的所述电路层的分布密度大于所述第二导电结构的所述电路层的分布密度，且所述第二导电结构的大小小于所述第一导电结构的大小。2.根据权利要求1所述的封装结构，其中所述第二导电结构的外围侧表面与所述第一导电结构的外围侧表面之间的间隙等于或小于75μm。3.根据权利要求1所述的封装结构，其进一步包括：至少一个导电连接元件，其安置于所述第二导电结构与所述第一导电结构之间，且将所述第二导电结构与所述第一导电结构接合在一起。4.根据权利要求1所述的封装结构，其进一步包括：保护层，其安置于所述第一导电结构与所述第二导电结构之间，其中所述保护层包含直接接触所述第二导电结构的第一外围侧表面的第一部分。5.根据权利要求4所述的封装结构，其中所述保护层进一步包含直接接触所述第二导电结构的第二外围侧表面的第二部分。6.根据权利要求4所述的封装结构，其中所述保护层包含底填充料。7.根据权利要求1所述的封装结构，其进一步包括：至少一个半导体装置，其电连接到所述第一导电结构；以及封装体，其包封所述至少一个半导体装置，其中所述封装体的外围侧表面与所述第一导电结构的外围侧表面大致上共面。8.根据权利要求7所述的封装结构，其进一步包括：保护层，其安置于所述第一导电结构与所述第二导电结构之间，其中所述保护层包含沿着所述第二导电结构的外围侧表面延伸的部分，且所述保护层的所述部分的外围侧表面与所述封装体的所述外围侧表面大致上共面。9.根据权利要求8所述的封装结构，其中所述第二导电结构具有面向所述第一导电结构的第一表面和与所述第一表面相对的第二表面，并且所述保护层的所述部分从所述第二导电结构的所述第二表面突出。10.一种封装结构，其包括：第一导电结构，其包含至少一个电介质层和与所述电介质层接触的至少一个电路层；第二导电结构，其接合到所述第一导电结构，所述第二导电结构包含至少一个电介质层和与所述电介质层接触的至少一个电路层，其中所述第一导电结构的所述电路层的分布密度大于所述第二导电结构的所述电路层的分布密度；及保护层，其位于所述第一导电结构与所述第二导电结构之间，其中所述保护层的一部分沿着所述第二导电结构的外围侧表面延伸。11.根据权利要求10所述的封装结构，其中所述保护层的所述部分的厚度等于或小于75μm。12.根据权利要求10所述的封装结构，其中所述保护层的所述部分沿着从所述第二导
电结构的面向所述第一导电结构的第一表面朝向所述第二导电结构的与所述第一表面相对的第二表面的方向逐渐变窄。13.根据权利要求12...

【专利技术属性】
技术研发人员：高金利，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：