芯片封装结构及其制法制造技术

本申请提供一种芯片封装结构，其包括一基板、一感测芯片、一环状挡墙、多个导线及一封装材料，基板表面具有一芯片贴装区及多个打线接点，感测芯片贴装于芯片贴装区，感测芯片具有一用以接收环境信息的感测区及多个电接点，环状挡墙设于感测芯片并围绕感测区，环状挡墙间隔于感测区与该些电接点之间，该些导线分别连接于该些打线接点及该些电接点之间，封装材料设于基板及感测芯片的部分表面而包覆该些打线接点、电接点及导线，环状挡墙所围绕的区域未设有封装材料。未设有封装材料。未设有封装材料。

【技术实现步骤摘要】
芯片封装结构及其制法


[0001]本申请是有关于一种封装技术，特别是一种非扇出型封装的芯片封装结构及其制法。

技术介绍

[0002]微机电(MEMS)通常包含一个微处理器和一个用以取得环境信息的微型传感器，因此，一个微机电芯片上通常具有一个可直接或至少间接接触环境信息的感测区，这些感测区可能必须裸露，并且不会被常规封装材料包覆。
[0003]现有微机电芯片贴装于电路基板后，可能利用打线技术实现微机电芯片与电路基板的电性连接，但由于无法使用常规封装材料覆盖感测区，这使得金线直接裸露于外界，装置的信赖性严重不足。
[0004]为了解决前述问题，扇出型封装的方法被提出，通过在微机电芯片上设置具有流体通道的扇出层，实现避免导线裸露，同时又允许感测区可直接或间接接触环境信息。但另一方面，扇出型封装的制程复杂、昂贵，显著增加了微机电的设置成本。

技术实现思路

[0005]有鉴于此，本申请的主要目的在于提供一种非扇出型封装方式的芯片封装技术。
[0006]为了达成上述及其他目的，本申请提供一种芯片封装结构，其包括一基板、一感测芯片、一环状挡墙、多个导线及一封装材料，基板表面具有一芯片贴装区及多个打线接点，感测芯片贴装于芯片贴装区，感测芯片具有一用以接收环境信息的感测区及多个电接点，环状挡墙设于感测芯片并围绕感测区，环状挡墙间隔于感测区与该些电接点之间，该些导线分别连接于该些打线接点及该些电接点之间，封装材料设于基板及感测芯片的部分表面而包覆该些打线接点、电接点及导线，环状挡墙所围绕的区域未设有封装材料。
[0007]为了达成上述及其他目的，本申请还提供一种芯片封装结构的制法，其包括：
[0008]贴膜：在一晶圆的一工作面层合至少一层半固化的干膜，该晶圆具有多个感测芯片，各感测芯片具有一用以接收环境信息的感测区及多个电接点，该干膜覆盖所述感测区及所述电接点；
[0009]局部固化：令该半固化的干膜的一部份完全固化，该干膜完全固化的部分分别围绕该些感测芯片的感测区；
[0010]移除干膜：将该干膜中未完全固化的部分自该工作面移除，该干膜中完全固化的部分成为多个分别围绕该些感测芯片的感测区的环状挡墙，各环状挡墙将其所围绕的感测区与该些电接点间隔开；
[0011]切割：将该晶圆上的多个感测芯片切割分开；
[0012]黏晶：将各该感测芯片贴装于一基板的一芯片贴装区，该基板具有多个打线接点；
[0013]打线：将多个导线分别连接于该些打线接点及该些电接点之间；
[0014]封胶：将打线后的感测芯片置于一模具的一模穴，该模穴具有一第一腔室及一第
二腔室，该环状挡墙位于该第一、第二腔室之间而使该第一、第二腔室在空间上不连通，该感测区位于该第一腔室内，该些打线接点、该些电接点及该些导线位于该第二腔室内，并在该第二腔室内填入封装材料。
[0015]本申请通过在感测芯片上增设一环状挡墙，这使得感测芯片贴装于基板后，仍可使用封装材料针对性地将打线接点、电接点及导线封装包覆，但又保护感测区不被封装材料污染，从而不但免除了繁复、成本高的扇出型封装制程，同时又避免导线裸露而衍生的信赖性不足问题，满足微机电产业长期存在的需求。
[0016]有关本申请的其它功效及实施例的详细内容，配合附图说明如下。
附图说明
[0017]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0018]图1为本申请其中一实施例的剖面示意图；
[0019]图2为本申请其中一实施例的俯视示意图；
[0020]图3至图9为本申请其中一实施例的制程步骤示意图。
[0021]符号说明
[0022]1：晶圆
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
2：工作面
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
3：干膜
[0023]4：光罩
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
5：模具
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
5A：上模
[0024]5A1：内模面
ꢀꢀꢀꢀꢀ
6：第一腔室
ꢀꢀꢀꢀꢀꢀꢀꢀ
7：第二腔室
[0025]10：基板
ꢀꢀꢀꢀꢀꢀꢀꢀ
11：芯片贴装区
ꢀꢀꢀꢀꢀ
12：打线接点
[0026]20：感测芯片
ꢀꢀꢀꢀ
21：感测区
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
22：电接点
[0027]30：环状挡墙
ꢀꢀꢀꢀ
31：外环面
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
32：顶面
[0028]40：导线
ꢀꢀꢀꢀꢀꢀꢀꢀ
50：封装材料
具体实施方式
[0029]请参考图1、图2，所绘示者为本申请芯片封装结构的其中一实施例，该芯片封装结构涉及微机电系统，其包括一基板10、一感测芯片20、一环状挡墙30、多个导线40及一封装材料50。
[0030]基板10表面具有一芯片贴装区11及多个打线接点12。基板10可以是常规电路板结构中的单面单层板、双面板或多层板，其结构中包括导电区及非导电区，导电区主要为基板10中的线路，非导电区例如是电路板结构中的介电质层、防焊层或封装胶，例如聚酰亚胺、环氧树脂或其他电路板结构常用的树脂。
[0031]感测芯片20贴装于芯片贴装区11，并具有一用以接收环境信息的感测区21及多个电接点22。感测芯片20为一微机电系统(MEMS)，视其设计需求，感测区21可接收的环境信息可为但不限于光线、压力、声音、温度、湿度或特定化合物存在与否及/或其浓度。举例而言，感测芯片20可为但不限于用以量测不同压力范围的压力感测芯片、用以量测气体种类或浓度的气体感测芯片、用以感测流量与流速的流量感测芯片、用来感测加速度变化的加速度
感测芯片、用以感测温度变化的温度感测芯片、用以感光的感光芯片等。
[0032]环状挡墙30设于感测芯片20并围绕感测区21，其间隔于感测区21与电接点22之间，且环状挡墙30具有一外环面31及一顶面32。从俯视图观之，环状挡墙30所围绕的区域为封闭区域，用以使所围绕的区域独立于外部区域，且环状挡墙30可具有多边形、圆形或其他不规则轮廓。环状挡墙30例如为绝缘体，其可为但不限于环氧树脂、酚醛树脂、聚酰亚胺等材质。
[0033]导线40分别连接于该些打线接点12及该些电接点22之间，用以让基板10与感测芯片20之间形成信号连接。导线40例如为金线等导电线材制成。
[0034]封装材料50设于基板10及感测芯片20的部分表面而包覆打线接点12、电接点22及导线40，其完整包覆环状挡墙30的外环面31，并与环状挡墙30的顶面31等高齐平，用以避免打线接点12、电接点22及导线40氧化或本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片封装结构，其特征在于，包括：一基板，其表面具有一芯片贴装区及多个打线接点；一感测芯片，贴装于该芯片贴装区，该感测芯片具有一用以接收环境信息的感测区及多个电接点；一环状挡墙，设于该感测芯片并围绕该感测区，该环状挡墙间隔于该感测区与该些电接点之间；多个导线，分别连接于该些打线接点及该些电接点之间；以及一封装材料，设于该基板及该感测芯片的部分表面而包覆该些打线接点、该些电接点及该些导线，且该环状挡墙所围绕的区域未设有该封装材料。2.根据权利要求1所述的芯片封装结构，其特征在于，该环状挡墙具有一外环面，该封装材料接触该外环面。3.根据权利要求1所述的芯片封装结构，其特征在于，该环状挡墙具有一顶面，该封装材料与该顶面等高。4.一种芯片封装结构的制法，其特征在于，包括：贴膜：在一晶圆的一工作面层合至少一层半固化的干膜，该晶圆具有多个感测芯片，各感测芯片具有一用以接收环境信息的感测区及多个电接点，该干膜覆盖所述感测区及所述电接点；局部固化：令该半固化的干膜的一部份完全固化，该...

【专利技术属性】
技术研发人员：丁榆轩，
申请(专利权)人：鹰克国际股份有限公司，
类型：发明
国别省市：