芯片封装结构制造技术

本申请提供一种芯片封装结构，其包括一基板、一感测芯片、一环状挡墙、多个导线及一封装材料，基板表面具有一芯片贴装区及多个打线接点，感测芯片贴装于芯片贴装区，感测芯片具有一用以接收环境信息的感测区及多个电接点，环状挡墙设于感测芯片并围绕感测区，环状挡墙间隔于感测区与该些电接点之间，该些导线分别连接于该些打线接点及该些电接点之间，封装材料设于基板及感测芯片的部分表面而包覆该些打线接点、电接点及导线，环状挡墙所围绕的区域未设有封装材料。

【技术实现步骤摘要】
芯片封装结构
本申请是有关于一种封装技术，特别是一种非扇出型封装的芯片封装结构及其制法。
技术介绍
微机电(MEMS)通常包含一个微处理器和一个用以取得环境信息的微型传感器，因此，一个微机电芯片上通常具有一个可直接或至少间接接触环境信息的感测区，这些感测区可能必须裸露，并且不会被常规封装材料包覆。现有微机电芯片贴装于电路基板后，可能利用打线技术实现微机电芯片与电路基板的电性连接，但由于无法使用常规封装材料覆盖感测区，这使得金线直接裸露于外界，装置的信赖性严重不足。为了解决前述问题，扇出型封装的方法被提出，通过在微机电芯片上设置具有流体通道的扇出层，实现避免导线裸露，同时又允许感测区可直接或间接接触环境信息。但另一方面，扇出型封装的制程复杂、昂贵，显著增加了微机电的设置成本。
技术实现思路
有鉴于此，本申请的主要目的在于提供一种非扇出型封装方式的芯片封装技术。为了达成上述及其他目的，本申请提供一种芯片封装结构，其包括一基板、一感测芯片、一环状挡墙、多个导线及一封装材料，基板表面具有一芯片贴装区及多个打线接点本文档来自技高网...

【技术保护点】
1.一种芯片封装结构，其特征在于，包括：/n一基板，其表面具有一芯片贴装区及多个打线接点；/n一感测芯片，贴装于该芯片贴装区，该感测芯片具有一用以接收环境信息的感测区及多个电接点；/n一环状挡墙，设于该感测芯片并围绕该感测区，该环状挡墙间隔于该感测区与该些电接点之间；/n多个导线，分别连接于该些打线接点及该些电接点之间；以及/n一封装材料，设于该基板及该感测芯片的部分表面而包覆该些打线接点、该些电接点及该些导线，且该环状挡墙所围绕的区域未设有该封装材料。/n

【技术特征摘要】
1.一种芯片封装结构，其特征在于，包括：
一基板，其表面具有一芯片贴装区及多个打线接点；
一感测芯片，贴装于该芯片贴装区，该感测芯片具有一用以接收环境信息的感测区及多个电接点；
一环状挡墙，设于该感测芯片并围绕该感测区，该环状挡墙间隔于该感测区与该些电接点之间；
多个导线，分别连接于该些打线接点及该些电接点之间；以及
一封装材料...

【专利技术属性】
技术研发人员：丁榆轩，
申请(专利权)人：鹰克国际股份有限公司，
类型：新型
国别省市：中国台湾;71