半导体结构制造技术

本实用新型专利技术实施例提供一种半导体结构，其中，半导体结构，包括：晶体管结构，位于衬底表面；介质层，覆盖衬底和晶体管结构；金属层，分立设置在介质层顶部表面；开口，基于金属层之间的间隙，设置在介质层中；绝缘层，填充开口和金属层之间的间隙，绝缘层的介电常数小于介质层的介电常数，用于减小金属层之间的寄生电容，以及金属层与晶体管结构之间的寄生电容。本实用新型专利技术实施例旨在提供一种阵列区的金属层结构，且金属层与其他导电结构之间的寄生电容较小。容较小。容较小。

【技术实现步骤摘要】
半导体结构


[0001]本技术涉及半导体结构制造领域，特别涉及一种半导体结构。

技术介绍

[0002]传统的动态随机存取存储器(Dynamic Random Access Memory，DRAM)阵列区的布局受到字线间距和位线间距的限制。
[0003]随着技术的进步，半导体结构尺寸逐渐缩小，字线间距和位线间距不断减小，导致阵列区的金属层的金属布线难以形成图案，且由于特征尺寸的缩小，金属层与其他导电结构，例如位于两个阵列之间的晶体管结构，之间的寄生电容增大，影响形成的半导体结构的电学性能。
[0004]如何形成阵列区的金属层，且降低金属层与其他导电结构之间的寄生电容，是当下亟待解决的问题。

技术实现思路

[0005]本技术实施例提供一种半导体结构，旨在提供一种阵列区的金属层结构，且金属层与其他导电结构之间的寄生电容较小。
[0006]为解决上述技术问题，本技术的实施例提供了一种半导体结构的形成方法，包括：在衬底上形成多个分立的晶体管结构；形成覆盖晶体管结构的介质层；在介质层的顶部表面形成分立的金属层；在金属层之间的间隙形成开口；用绝缘层填充开口，绝缘层的介电常数小于介质层的介电常数，绝缘层用于减小金属层之间的寄生电容，以及减小金属层与晶体管结构之间的寄生电容。
[0007]与相关技术相比，基于金属层之间的间隙，在金属层间隙的介质层中形成开口，且在开口中填充介电常数小于介质层的绝缘层，降低了金属层与晶体管结构之间的半导体结构的介电常数，从而降低了金属层与晶体管结构之间的寄生电容，且降低了金属层与金属层之间的寄生电容。
[0008]另外，在介质层的顶部表面形成分立的金属层，包括以下步骤：在介质层上形成覆盖介质层顶部表面的金属膜；在金属膜顶部表面形成图形化的第一掩膜层；在第一掩膜层侧壁形成第二掩膜层；形成填充第二掩膜层之间间隙的第三掩膜层；去除第二掩膜层，直至暴露出金属膜；基于第一掩膜层和第三掩膜层，去除暴露出的金属膜，形成分立的金属层。基于自对准双重成像技术(Self
‑
aligned Double Patterning，SADP)形成的金属层，金属层之间的间距较小，使得金属层的布局符合字线间距和位线间距的限制。
[0009]另外，形成填充第二掩膜层之间间隙的第三掩膜层，包括以下步骤：形成填充第二掩膜层之间间隙，且覆盖第一掩膜层和第二掩膜层的第三掩膜；去除第一掩膜层和第二掩膜层顶部表面的第三掩膜，形成第三掩膜层。
[0010]另外，在平行于衬底表面的方向上且垂直于第一掩膜层的方向上，形成的第二掩膜层的宽度为10nm～50nm。
[0011]另外，绝缘层的材料包括掺杂有硼或磷的氧化硅。
[0012]另外，用绝缘层填充开口，包括以下步骤：形成覆盖开口侧壁和金属层侧壁的第一绝缘膜；在第一绝缘膜的侧壁上形成第二绝缘膜；第一绝缘膜与第二绝缘膜的材料不同，第一绝缘膜与第二绝缘膜共同构成绝缘层。采用第一绝缘膜和第二绝缘膜形成的绝缘层，可以进一步降低绝缘层的介电常数，从而进一步减小金属层和晶体管结构之间的寄生电容，且进一步减小金属层与金属层之间的寄生电容。
[0013]另外，形成的第一绝缘膜的厚度为2nm～10nm。
[0014]另外，形成的第二绝缘膜还围成空气间隙，空气间隙用于减小绝缘层的介电常数。形成的绝缘层中还具有空气间隙，通过空气间隙进一步减小形成的绝缘层的介电常数。
[0015]另外，围成的空气间隙还位于金属层之间的间隙中。
[0016]另外，在垂直于衬底表面的方向上，空气间隙的长度至少为10nm。
[0017]另外，采用原子层沉积的方式在第一绝缘膜侧壁形成第二绝缘膜，并对金属层之间的间隙进行封口，以围成空气间隙。
[0018]另外，采用封口工艺在第一绝缘膜侧壁的顶部形成第二绝缘膜，并同时围成空气间隙。
[0019]本技术实施例还提供了一种半导体结构，包括：晶体管结构，位于衬底表面；介质层，覆盖衬底和晶体管结构；金属层，分立设置在介质层顶部表面；开口，基于金属层之间的间隙，设置在介质层中；绝缘层，填充开口和金属层之间的间隙，绝缘层的介电常数小于介质层的介电常数，用于减小金属层之间的寄生电容，以及金属层与晶体管结构之间的寄生电容。
[0020]另外，金属层之间的间隙的宽度为10nm～50nm。
[0021]另外，绝缘层的材料包括掺杂有硼或磷的氧化硅。
[0022]另外，绝缘层包括：第一绝缘膜，位于开口和金属层侧壁；第二绝缘膜，位于第一绝缘膜侧壁且填充开口和金属层之间的间隙。
[0023]另外，绝缘层包括：第一绝缘膜，位于开口和金属层侧壁；第二绝缘膜，位于第一绝缘膜侧壁顶部，用于对金属层之间的间隙进行封口；第一绝缘膜与第二绝缘膜共同围成空气间隙，空气间隙用于减小绝缘层的介电常数。
[0024]另外，第一绝缘膜的厚度为2nm～10nm。
[0025]另外，绝缘层还包括：空气间隙，由第二绝缘膜围成，用于减小绝缘层的介电常数。
[0026]另外，第一绝缘膜与第二绝缘膜的材料不同，且第二绝缘膜的介电常数小于第一绝缘膜的介电常数。
[0027]另外，空气间隙还位于金属层之间的间隙中。
[0028]另外，在垂直于衬底表面的方向上，空气间隙的长度至少为10nm。
[0029]相比于相关技术而言，绝缘层的介电常数小于介质层的介电常数，且绝缘层位于金属层之间的间隙处，用于降低金属层与晶体管结构之间半导体结构的介电常数，且降低金属层与金属层之间半导体结构的介电常数，从而降低金属层与晶体管结构之间的寄生电容，以及降低金属层和金属层之间的寄生电容。
附图说明
[0030]一个或多个实施例通过与之对应的附图中的图片进行示例性说明，除非有特别申明，附图中的图不构成比例限制。
[0031]图1～图12为本技术一实施例提供的半导体结构的形成方法中各步骤对应的剖面结构示意图；
[0032]图13为本技术又一实施例提供的半导体结构的应用的结构示意图。
具体实施方式
[0033]随着技术的进步，半导体结构尺寸逐渐缩小，字线间距和位线间距不断减小，导致阵列区的金属层的金属布线难以形成图案，且由于特征尺寸的缩小，金属层与其他导电结构，例如位于两个阵列之间的晶体管结构，之间的寄生电容增大，影响形成的半导体结构的电学性能。
[0034]为解决上述问题，本技术一实施例提供了一种半导体结构的形成方法，包括：在衬底上形成多个分立的晶体管结构；形成覆盖晶体管结构的介质层；在介质层的顶部表面形成分立的金属层；在金属层之间的间隙形成开口；用绝缘层填充开口，绝缘层的介电常数小于介质层的介电常数，绝缘层用于减小金属层之间的寄生电容，以及减小金属层与晶体管结构之间的寄生电容。
[0035]为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合附图对本技术的各实施例进行详细的阐述。然而本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：晶体管结构，位于衬底表面；介质层，覆盖所述衬底和所述晶体管结构；金属层，分立设置在所述介质层顶部表面；开口，基于所述金属层之间的间隙，设置在所述介质层中；绝缘层，填充所述开口和所述金属层之间的间隙，所述绝缘层的介电常数小于所述介质层的介电常数，用于减小所述金属层之间的寄生电容，以及所述金属层与所述晶体管结构之间的寄生电容。2.根据权利要求1所所述的半导体结构，其特征在于，所述金属层之间的间隙的宽度为10nm～50nm。3.根据权利要求1所述的半导体结构，其特征在于，所述绝缘层包括：第一绝缘膜，位于所述开口和所述金属层侧壁；第二绝缘膜，位于所述第一绝缘膜侧壁且填充所述开口和所述金属层之间的间隙。4.根据权利要求3所述的半导体结构，其特征在于，所述绝缘层还包括：空气间隙，由所述第二绝缘膜围成，用于减小所述绝缘...

【专利技术属性】
技术研发人员：刘志拯，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：