讯号驱动系统及其移位寄存单元技术方案

本发明专利技术关于一种讯号驱动系统，包含多级个串联的移位寄存单元，其中每一移位寄存单元包含一第一上拉开关单元，其开启时基于一第一时钟讯号或一第二时钟讯号，在输出端输出一栅极脉冲讯号。一驱动单元，经由一节点产生一驱动脉冲讯号以驱动该第一上拉开关单元。一第一下拉开关单元，其开启时将该输出端连接至一低电平电压源。一第二下拉开关单元，其开启时连接该节点至该低电平电压源。一进位缓冲单元，根据第一时钟讯号或第二时钟讯号，产生一控制讯号以控制上一级移位寄存单元，藉以确保每一级移位寄存单元的运作不受其他各级移位寄存单元输出的栅极脉冲讯号的影响。

Signal driving system and shift register unit thereof

The invention relates to a signal driving system, including a series of multilevel shift register unit, each shift register unit comprises a first pull-up switch unit, the opening based on a first clock signal or a second clock signal, the output of a gate pulse signal at the output end. A drive unit generates a drive artery impulse signal through a node to drive the first pull-up switch unit. When the utility model is opened, the output terminal is connected to a low level voltage source. A second pull-down switch unit is connected to the low voltage source when it is opened. Carry a buffer unit, according to the first clock signal or the second clock signal and generates a control signal to control a shift register unit, to ensure that each level shift register unit operation is not affected by other levels of shift gate pulse signal output of the register unit.

【技术实现步骤摘要】

本专利技术涉及一种讯号驱动系统及其移位寄存单元，特别是涉及一种具有多级移位寄存单元的讯号驱动系统，其中每一级移位寄存单元的运作不受其它级移位寄存单元的栅极脉冲讯号影响。
技术介绍
如图1所示的一种现有液晶显示器10，包含一组驱动电路(DrivingCircuit)电连接至一液晶显示面板12，藉以控制该液晶显示面板12上多个像素(Pixel)单元20的讯号输出，其中每三个红、绿、蓝(RGB)像素单元20构成一像素，并使该等像素呈阵列排列。该驱动电路进一步包括一栅极驱动器(Gate Driver)14依序电连接数条横向扫描线(或称栅极线)以分别输出栅极脉冲讯号(Gate Pulse Signal)至每一对应的像素单元20，以及一源极驱动器(Source Driver)16依序电连接数条纵向数据线(或称源极线)以分别传送数据讯号(Data Signal)至每一对应的像素单元20，其中在每一条横向扫描线与每一条纵向数据线交会之处分别连接一对应像素单元20的开关元件(如晶体管22的栅极与源极)的两端。当该栅极驱动器14输出一栅极脉冲讯号以使每一列像素单元20的晶体管22依序开启时，该源极驱动器16同时输出对应的数据讯号以对该列的像素单元20中的电容充电至所需的电压电平，藉以显示不同的灰阶。在目前TFT-LCD的设计技术中，已经开发出一种整合驱动电路(GateDriver Integrated Circuit)的设计，其主要功能是将原本设计于栅极驱动IC内的移位寄存器(Shift Register)改在玻璃基板上实现，以降低栅极驱动IC的成本。目前以低温多晶硅(Low Temperature Poly-Silicon，LTPS)工艺技术所制作的面板多采用该类整合驱动电路，这是因为低温多晶硅(LTPS)工艺大多采用多晶硅，其晶体管载流子迁移率(Mobility)较非晶硅工艺高出两百倍以上。既使如此，为了降低面板的制作成本，载流子迁移率(Mobility)极低的非晶硅工艺也已逐渐将电路设计制作于玻璃上。如图2所示，即显示一种现有整合驱动电路，其是由多级的移位寄存器(Shift Register Stages 1～N)串联而成，其中每一级移位寄存器(如Stage 1)31依据一时钟产生器38产生的第一或第二时钟讯号C1、C2、以及输入端(IN)接收到的一输入讯号32(如图为一初始扫描脉冲VST)输出，以使其输出端(OUT)输出一栅极脉冲讯号33；同时，提供该栅极脉冲讯号33作为其下一级的移位寄存器(如Stage 2)31的一输入讯号32，且该级的移位寄存器31的控制讯号34是由其下一级移位寄存器31输出的栅极脉冲讯号33来提供。但是，由于每一级移位寄存器(如Stage 2)31的输入讯号32是直接由上一级移位寄存器(如Stage 1)31输出的栅极脉冲讯号33所提供，因此当该上一级移位寄存器(如Stage 1)31有严重的RC负载产生时，会导致给该级移位寄存器(如Stage 2)31的输入讯号在时序上的延迟，且接下来其他各级移位寄存器(Stage 3～N)31输出的栅极脉冲讯号也因此而延迟。为解决此输入讯号延迟的问题，请参阅图3所示，美国专利公告第6,845,140号改用外加于每两级移位寄存器(如SR1及SR2)之间的一进位缓冲器(Carry Buffer，CB)的晶体管(TR1)产生一进位讯号(Carry Signal)，以取代传统直接由每一级移位寄存器输出的栅极脉冲讯号作为下一级移位寄存器的输入讯号。然而，因为其每一级移位寄存器的控制讯号仍是由下一级移位寄存器输出的栅极脉冲讯号来提供。倘若液晶面板中的栅极线(Gate Line)与数据线(Data Line)因为某些缺陷而短路在一起时，则会导致该级移位寄存器电路无法正常工作。类似的设计亦为另三件美国专利公告第5,410,583、5,434,899及5,517,542号所分别揭示，正如图4所示的移位寄存器(n)所需的控制讯号皆是由下两级的移位寄存器(n+2)的栅极线输出讯号(OUTn+2)提供，因此其同样存在所述若液晶面板中的栅极线与数据线因为某些缺陷而短路在一起时，则会而导致该级(n)及接下来其他几级移位寄存器电路无法正常工作的问题。因是，对液晶面板设计而言，如何解决所述现有驱动电路中每一级移位寄存器以其他邻近寄存器的输出讯号作为控制讯号而易受牵连导致电路失效的问题，将是一极为重要的课题。
技术实现思路
为解决上述现有技术的问题，本专利技术的主要目的在于提供一种讯号驱动系统，其每一级移位寄存单元皆能避免受制于其他各级移位寄存单元输出的栅极脉冲讯号的影响，故能维持其电路的正常独立运作。依据本专利技术的上述目的，本专利技术提供一种讯号驱动系统，用于产生液晶显示器(LCD)的栅极讯号，其包含多级串联的移位寄存单元，其中每一移位寄存单元包含一移位寄存器电路及一进位缓冲单元。该移位寄存器电路进一步包括一输入端、一输出端、一第一上拉开关单元、一第一下拉开关单元、一第二下拉开关单元及一驱动单元。当该第一上拉开关单元受到该驱动单元的讯号触发而开启时，基于一第一时钟讯号或一第二时钟讯号，在该输出端输出一栅极脉冲讯号至面板。该驱动单元依据一输入脉冲讯号(如一初始的扫描讯号或来自上一级移位寄存单元产生的输入讯号)、第一时钟讯号或第二时钟讯号，产生一驱动脉冲讯号且该讯号经过一节点，以驱动第一上拉开关单元的开启或关闭，以及该进位缓冲单元的开启或关闭。当该第一下拉开关单元受到该第一时钟讯号或第二时钟讯号的触发而开启导通时，连接该输出端至一低阶电压源，以将该输出端的电压电平下拉至一低电位。当该第二下拉开关单元接收到一来自下一级移位寄存单元的控制脉冲讯号而开启时，连接该低阶电压源至所述节点，以使该节点的电压电平下拉至一低电位。当该进位缓冲单元受到该驱动单元的驱发脉冲讯号的触发，基于第一时钟讯号或第二时钟讯号，产生一控制脉冲讯号至该上一级移位寄存单元的第二下拉开关单元，以控制其开启或关闭。因此，每一移位寄存单元仅依该第一时钟讯号或第二时钟讯号，以及其下一级移位寄存单元的进位缓冲单元的输出讯号脉冲的控制，即可稳定的依照周期延迟输出各级移位寄存单元的栅极脉冲讯号。本专利技术进一步提供一种移位寄存单元，用于接收一输入讯号脉冲、一第一时钟讯号及一第二时钟讯号，以及经由一输出端输出一栅极脉冲讯号。该移位寄存单元包含一第一上拉开关单元、一第一下拉开关单元、一第二下拉开关单元、一进位缓冲单元以及一驱动单元。当该第一上拉开关单元受到该驱动单元的驱动脉冲讯号触发而开启时，基于该第一时钟讯号或一第二时钟讯号，于该输出端输出该栅极脉冲讯号至面板。该驱动单元依据该输入脉冲讯号(如来自于一初始脉冲讯号或自上一级移位寄存单元的进位缓冲单元)、第一时钟讯号或第二时钟讯号，产生一驱动脉冲讯号且该讯号经过一节点，以控制第一上拉开关单元的开启或关闭，以及该进位缓冲单元的开启或关闭。当该第一下拉开关单元受到该驱动单元内的一讯号触发而开启时，连接该输出端至一低阶电压源，以将该输出端的电压电平下拉至一低电位。当该第二下拉开关单元受到一来自下一级移位寄存单元的控制脉冲讯号而开启时，连接该低阶电压源至所述节点，使该节点的电压电平下拉至一低电位。该进位本文档来自技高网...

【技术保护点】
一种讯号驱动系统，其包含：多级串联的移位寄存单元，其中每一级移位寄存单元包含：一输入端，用于接收一输入脉冲讯号，以及一输出端，用于输出一栅极脉冲讯号；一驱动单元，依据一第一时钟讯号、一第二时钟讯号以及该输入脉冲讯号， 产生一驱动脉冲讯号且使该驱动脉冲讯号通过一节点；一第一上拉开关单元，受所述驱动脉冲讯号触发时，利用该第一时钟讯号或第二时钟讯号，使该输出端输出该栅极脉冲讯号；一第一下拉开关单元，受该第一时钟讯号或第二时钟讯号触发时，将该输出 端电连接至一低电平电压源；一进位开关单元，受所述驱动脉冲讯号触发时，根据第一时钟讯号或第二时钟讯号，产生一脉冲讯号至一下一级移位寄存单元的输入端；以及一第二下拉开关单元，受该下一级移位寄存单元的进位开关单元产生的脉冲讯号触发 时，将所述节点电连接至该低电平电压源。

【技术特征摘要】
1.一种讯号驱动系统，其包含多级串联的移位寄存单元，其中每一级移位寄存单元包含一输入端，用于接收一输入脉冲讯号，以及一输出端，用于输出一栅极脉冲讯号；一驱动单元，依据一第一时钟讯号、一第二时钟讯号以及该输入脉冲讯号，产生一驱动脉冲讯号且使该驱动脉冲讯号通过一节点；一第一上拉开关单元，受所述驱动脉冲讯号触发时，利用该第一时钟讯号或第二时钟讯号，使该输出端输出该栅极脉冲讯号；一第一下拉开关单元，受该第一时钟讯号或第二时钟讯号触发时，将该输出端电连接至一低电平电压源；一进位开关单元，受所述驱动脉冲讯号触发时，根据第一时钟讯号或第二时钟讯号，产生一脉冲讯号至一下一级移位寄存单元的输入端；以及一第二下拉开关单元，受该下一级移位寄存单元的进位开关单元产生的脉冲讯号触发时，将所述节点电连接至该低电平电压源。2.如权利要求1所述的讯号驱动系统，其中该第一时钟讯号与该第二时钟讯号互为反相。3.如权利要求1所述的讯号驱动系统，进一步具有一进位缓冲单元，且所述进位开关单元设于该进位缓冲单元中。4.如权利要求3所述的讯号驱动系统，其中所述进位开关单元连接至上一级移位寄存单元的第二下拉开关单元，当该进位开关单元受所述驱动脉冲讯号触发时，根据第一时钟讯号或第二时钟讯号，产生该脉冲讯号以触发上一级移位寄存单元的第二下拉开关单元，使该上一级移位寄存单元的驱动脉冲讯号被下拉至一低电平。5.如权利要求1所述的讯号驱动系统，其中该第一上拉开关单元、该第一下拉开关单元、该第二下拉开关单元、以及该进位开关单元为晶体管。6.如权利要求1所述的讯号驱动系统，其中该驱动单元包含一第一驱动开关单元，接受该输入脉冲讯号触发，以产生所述驱动脉冲讯号且使该驱动脉冲讯号通过该节点，以控制第一上拉开关单元与该进位开关单元。7.如权利要求6所述的讯号驱动系统，其中该第一驱动开关单元为一晶体管。8.如权利要求6所述的讯号驱动系统，其中该驱动单元进一步包含一第二驱动开关单元，受第一时钟讯号或第二时钟讯号其中之一的触发，并基于该第一时钟讯号或第二时钟讯号触发该第一下拉开关单元；一第三驱动开关单元，受其中另一时钟讯号的触发，关闭该第一下拉开关单元；一第四驱动开关单元，根据该进位开关单元输出的脉冲讯号进行开启或关闭；以及一第五驱动开关单元，分别依据所述第二、第三与第四驱动开关单元产生的触发讯号，藉以变化所述驱动脉冲讯号的电平。9.如权利要求8所述的讯号驱动系统，其中该第二驱动开关单元、第三驱动开关单元、第四开关驱动单元及第五驱动开关单元为一晶体...

【专利技术属性】
技术研发人员：郭育如，赖明升，郑国兴，简志远，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]