【技术实现步骤摘要】
用于形成具有背面源极触点的三维存储器件的方法
[0001]本申请为分案申请，其原申请是于2020年2月26日(国际申请日为2020年1月7日)向中国专利局提交的专利申请，申请号为202080000179.4，专利技术名称为“用于形成具有背面源极触点的三维存储器件的方法”。
技术介绍
[0002]本公开的实施例涉及三维(3D)存储器件及其制造方法。
[0003]通过改进工艺技术、电路设计、编程算法和制造工艺，将平面存储单元缩放至较小尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高昂。结果，用于平面存储单元的存储密度接近上限。
[0004]3D存储架构可以解决平面存储单元中的密度限制。3D存储架构包括存储阵列和用于控制去往和来自存储阵列的信号的外围器件。
技术实现思路
[0005]本文公开了3D存储器件及其形成方法的实施例。
[0006]在一个示例中，公开了一种用于形成3D存储器件的方法。依次在衬底的第一侧的第二半导体层上方形成牺牲层并在该牺牲层上形成电介质堆叠层。形成穿...
【技术保护点】
【技术特征摘要】
1.一种用于形成三维(3D)存储器件的方法，包括：通过掺杂在衬底的第一侧形成第二半导体层；依次在所述第二半导体层上方形成牺牲层，并且在所述牺牲层上形成电介质堆叠层；形成垂直穿过所述电介质堆叠层和所述牺牲层并延伸到所述第二半导体层中的沟道结构；用与所述第二半导体层接触的第一半导体层代替所述牺牲层；用堆叠导电层代替所述电介质堆叠层中的堆叠牺牲层，以形成存储器堆叠层；在形成所述存储器堆叠层之后，在所述衬底的与第一侧相对的第二侧形成源极触点，以与所述第二半导体层接触；以及在所述源极触点上方形成电连接至所述源极触点的互连层。2.根据权利要求1所述的方法，其中，形成所述第二半导体层包括在所述第一侧用N型掺杂剂掺杂所述衬底的一部分以形成所述第二半导体层。3.根据权利要求1或2所述的方法，其中，用所述第一半导体层代替所述牺牲层包括：形成垂直延伸穿过所述电介质堆叠层以暴露所述牺牲层的部分的开口；通过所述开口蚀刻所述牺牲层以形成空腔；并且通过所述开口将N型掺杂的多晶硅沉积到所述空腔中以形成所述第一半导体层。4.根据权利要求3所述的方法，其中，依次形成所述牺牲层和所述电介质堆叠层包括：在所述第二半导体层上沉积多晶硅以形成所述牺牲层；以及在所述牺牲层上交替沉积堆叠电介质层和堆叠牺牲层以形成所述电介质堆叠层。5.根据权利要求4所述的方法，其中，形成所述存储器堆叠层包括通过所述开口用所述堆叠导电层代替所述堆叠牺牲层。6.根据权利要求3所述的方法，还包括在形成所述存储器堆叠层之后，将一种或多种电介质材料沉积到所述开口中以形成垂直延伸穿过所述存储器堆叠层的绝缘结构。7.根据权利要求6所述的方法，其中，所述源极触点与所述绝缘结构对准。8.根据权利要求1所述的方法，还包括在形成所述源极触点之前，从所述第二侧减薄所述衬底以暴露所述第二半导体层，并且在暴露出的所述第二半导体层上形成一个或多个层间电介质层。9.根据权利要求8所述的方法，其中，形成所述源极触点包括穿过所述一个或多个层间电介质层将源极触点开口形成到所述第二半导体层中，并且在所述源极触点开口中形成所述源极触点。10.根据权利要求8所述的方法，还包括在形成所述源极触点之后，形成与所述源极触点接触的重新分布层，所述互连层包括所述一个或多个层间电介质层和所述重新分布层。11.根据权利要求1所述的方法，还包括形成穿过所述第二半导体层并与所述互连层接触的触点，使得所述第一半导体层通过所述第二半导体层、所述源极触点和所述互连层电连接至所述触点。12.一种用于形成三维(3D)存储器件的方法，包括：通过掺杂在衬底的第一侧形成第二N型掺杂的半导体层；形成穿过存储器堆叠层垂直延伸到所述第二N型掺杂的半导体层中的沟道结构，其中，所述存储器堆叠层包括交错的堆叠导电层和堆叠电介质层；
在垂直延伸穿过所述存储器堆叠层的开口中形成绝缘结构；在所述衬底的与所述第一侧相对的第二侧形成源极触点，以与所述第二N型掺杂的半导体层接触并与所述绝缘结构对准；以及通过互连层将所述源极触点电连接到外围触点。13.根据权利要求12所述的方法，其中，形成所述沟道结构包括：在所述第一侧用N型掺杂剂掺杂所述衬底的一部分以形成所述第二N型掺杂的半导体层；依次在所述第二N型掺杂的半导体...
【专利技术属性】
技术研发人员：张坤，吴林春，周文犀，夏志良，霍宗亮，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。