包括多个级联驱动器集成电路的显示装置制造方法及图纸

公开了一种显示装置，防止所要提供给驱动器ＩＣ的时钟、数据和启动脉冲信号之间的定时未对准。所述显示装置包括控制器、驱动器ＩＣ和其它组件，每一个驱动器ＩＣ配置用于接收从控制器输出的时钟、数据和启动脉冲，并且通过并行路径将接收到的时钟、数据和启动脉冲提供给开关，而不通过其内部电路对这些信号进行路由，并且通过所述开关向输出端子提供接收到的时钟、数据和启动脉冲。

【技术实现步骤摘要】

本专利技术涉及一种显示装置，尤其涉及一种包括多个级联的驱动器IC(集成电路)的显示装置。
技术介绍
近来，显示板已经做得越来越大，并且由多个级联的驱动器IC驱动的显示装置引起了广泛关注。通常已知的是如图12所示的在现有技术中典型配置的显示装置，例如，参考引用的日本专利文献1)。图12所示的显示装置包括用于输出启动脉冲、视频信号和时钟的LCD控制器；以及多个驱动器IC，多个驱动器IC中的每一个都响应启动脉冲，捕获与时钟同步的视频数据，并且依据视频数据来驱动显示板。驱动器IC响应从LCD控制器提供的启动脉冲，开始捕获数据，并且捕获与时钟信号同步的数据。一经完成数据捕获，驱动器IC就向下一个驱动器集成电路输出启动脉冲。按照这种方式，一个驱动器IC产生去往下一级驱动器IC的启动脉冲，然后多个驱动器IC顺序地捕获数据并且驱动显示板。日本公布的待审专利申请No.平11-194748在作为现有技术实例所示的液晶显示装置中，将数据、时钟和启动信号从LCD控制器提供给第一级驱动器IC，其中，针对一个水平周期只向第一级驱动器提供启动信号一次，而对于第二级和后续的驱动器IC，数据和时钟从LCD控制器中提供，启动信号从前级的驱动器IC中提供。因此，第二级和后续驱动器IC捕获与时钟信号同步并且基于由前级驱动器IC产生的启动信号的数据。针对第二级和后续驱动器IC，由于它们的传输路径实际上是相同的，因此，数据和时钟是同步的，但是数据/时钟和由驱动器内部电路产生的启动信号是不同步的。这导致当发生在数据/时钟和启动信号之间的定时未对准时捕获错误数据的问题。时钟频率越高，此问题就越为明显。
技术实现思路
因此，本专利技术的目的是提出一种显示装置，其中，要提供给驱动器IC的启动信号与数据和时钟脉冲同步，从而能够准确无误地对捕获来自LCD控制器的数据。本专利技术的显示驱动器包括用于输出脉冲、数据和时钟的控制器；以及多个级联的驱动器，多个驱动器中的每一个包括用于接受启动脉冲的启动脉冲输入端子、用于接收数据的数据输入端子、用于接收时钟的时钟输入端子、用于输出接收到的启动脉冲的启动脉冲输出端子、用于输出接收到的数据的数据输出端子、用于输出接收到的时钟的时钟输出端子、以及用于响应与时钟同步的启动脉冲之一捕获已经输入的数据的内部电路。根据这种配置，启动脉冲、数据和时钟由一个驱动器接收，并且通过驱动器传送到下一级驱动器，因此，信号通过并行路径传输，并且减小了相位未对准。附图说明图1是本专利技术的显示装置的系统图。图2是示出本专利技术的第一实施例的图。图3是从第一实施例的控制器中输出的信号的定时图。图4是在第一实施例的驱动器IC处的信号的定时图。图5(A)示出了内部电路控制电路。图5(B)示出了设置数据捕获电路。图6是包括从第一实施例的控制器中输出的设置数据的信号的定时图。图7是在第一实施例的驱动器IC处的信号的定时图。图8是自识别电路配置图。图9是示出本专利技术的第二实施例的图。图10是示出了对本专利技术的第二实施例的修改实例的图。图11是示出了对本专利技术的第一实施例的修改实例的图。图12是示出了现有技术的显示装置的图。具体实施例方式下面将参考附图对本专利技术的优选实施例进行描述。将通过其说明性的实施例来更具体地描述本专利技术。参考图1，将讨论本专利技术的第一优选实施例。包括本专利技术的显示装置的系统由以下组件构成，所述组件包括诸如液晶或者等离子体显示器的显示板100；向显示板100提供像素数据的源驱动器101、用于驱动要由显示板100上的一个水平扫描行扫描的像素的门，并且向像素提供来自源驱动器101的数据的门驱动器102；向源驱动器101提供启动脉冲S、数据D和时钟C，并且向门驱动器102提供扫描水平同步信号等的控制器103。源驱动器101由级联的驱动器IC 1011到101n组成。驱动器IC 1011从控制器103接收启动脉冲S、数据D和时钟C，将这些信号传输到驱动器IC 1012，然后驱动器IC 1012和后续驱动器IC从前级驱动器接收这些信号，并且将这些信号提供给后级驱动器IC，并且最终由驱动器IC101n接收这些信号。如图2所示，驱动器IC 2011包括用于从控制器103接收启动脉冲的启动脉冲输入端子、用于接收数据的数据输入端子、用于接收时钟的时钟输入端子、内部电路2021、开关2031、用于向下一级驱动器2012输出启动脉冲的启动脉冲输出端子、用于输出数据的数据输出端子、以及用于输出时钟的输出端子。通过驱动器IC和开关2031的内部接线，将启动脉冲从启动脉冲输入端子传输到启动脉冲输出端子，将数据从数据输入端子传输到数据输出端子，并且将时钟从时钟输入端子传输到时钟输出端子。注意，所有这些信号均不经过内部电路2021的路由而到达输出端子。因此，不丢失启动脉冲和数据/时钟之间的同步，而在类似的现有技术的装置中却可能会发生这种的同步的丢失，这是因为在现有技术的装置中，是在与数据/时钟的传输路径不同路径上提供启动脉冲。因而，提高了数据捕获的可靠性，并且能够实现驱动器集成电路对高时钟频率的鲁棒性。下面将讨论第一实施例的显示装置的操作方式。如上述所暗示的那样，驱动器IC不在它们内部产生启动脉冲。因此如图3所示，由控制器103产生启动脉冲，并传输到驱动器IC。例如，如果级联了N个驱动器IC，则控制器103以给定的间隔产生N个启动脉冲。每一个驱动器IC都响应启动脉冲的上升沿捕获数据。更具体地说，在启动时钟上升之后，响应时钟脉冲的上升沿和下降沿捕获从控制器103传输的数据。因此，控制器103以如图3所示的定时输出时钟C、数据D和启动脉冲S。如果在启动脉冲上升之后直到在时钟脉冲的上升沿上捕获到数据需要时间余量(在高速率时钟的情况下)，可以在跟随前n个(n等于1或者更大)时钟脉冲之后的时钟脉冲的上升沿上捕获数据。把从控制器103输出的时钟C、数据D和启动脉冲S提供给第一级驱动器IC 2011的时钟输入端子、数据输入端子和启动脉冲输入端子。驱动器IC 2011的内部电路2021捕获响应第一启动脉冲并且与时钟脉冲的两个边沿同步的数据。同时，将输入时钟、数据和启动脉冲传输到开关2031，而不通过内部电路路由。如图4所示，在接收到启动脉冲时，内部电路2021捕获响应启动脉冲并且与时钟脉冲边沿同步的输入数据，并且在已经捕获了预定数量的数据时，输出控制信号以启动开关2031。在已经捕获到预定数量的数据的定时，控制信号可以由内部电路2021中未示出的移位寄存器产生。在下一个启动启动脉冲到达之前，必须产生控制信号，最好是在比下一个启动脉冲的到达早几个时钟之前启动开关，其中包括时间余量。因此如图4所示，启动脉冲、数据和时钟的传输由开关2031控制，结果，将第二启动脉冲、要响应启动脉冲捕获的数据以及时钟提供给下一级驱动器IC 2012。当输入启动脉冲(第二个)时，第一级驱动器IC 2011已经接收到数据，因此，必须对第一级驱动器IC 2011进行控制，而使其不由该启动信号重新触发。出于这个目的，为了控制将数据捕获到内部电路中，需要响应第一输入启动脉冲输出内部电路控制信号的电路。如图5(A)所示，这样的电路可以由S-R锁存器501和“或”门502形成，其中，所述的S-R锁存器501通过输入启动脉冲来设置，而“或”门5本文档来自技高网...

【技术保护点】
一种显示装置，包括：用于输出启动脉冲、数据和时钟的控制器；以及级联的多个驱动器，所述多个驱动器中的每一个包括：用于接收所述启动脉冲的启动脉冲输入端子；用于接收所述数据的数据输入端子；用于接收所述时钟的时钟输入端子；用于输出接收到的所述启动脉冲的启动脉冲输出端子；用于输出接收到的所述数据的数据输出端子；用于输出接收到的所述时钟的时钟输出端子；以及用于响应与所述时钟同步的所述启动脉冲之一捕获已经输入的所述数据的内部电路。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：赤堀英树，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]