半导体腔室及半导体工艺设备制造技术

本发明专利技术公开一种半导体腔室及半导体工艺设备，所述半导体腔室包括内衬件(200)，所述内衬件(200)界定溅射空间(201)，所述内衬件(200)开设有第一通孔(202)，所述溅射空间(201)与所述第一通孔(202)相连通，其特征在于，所述半导体腔室还包括：遮挡件(300)，所述遮挡件(300)环绕设置于所述内衬件(200)之外，且遮盖所述第一通孔(202)，所述遮挡件(300)与所述内衬件(200)围成装配间隙(510)，所述装配间隙(510)与所述半导体腔室内除所述溅射空间(201)之外的容纳空间通过所述装配间隙(510)连通。上述方案能够解决半导体腔室的洁净度较差的问题。差的问题。差的问题。

【技术实现步骤摘要】
半导体腔室及半导体工艺设备


[0001]本专利技术涉及半导体制造
，尤其涉及一种半导体腔室及半导体工艺设备。

技术介绍

[0002]物理气相沉积技术在半导体制造领域被广泛应用，该方法包括真空蒸镀、溅射镀膜、分子束外延等，其中，溅射镀膜被广泛应用于金属薄膜制程。溅射镀膜的基本原理是在高真空的环境下，导入工艺气体并在电极两端加上电压、使气体产生辉光放电，此时等离子体中的正离子在强电场的作用下撞击靶材，溅射出靶材金属原子而沉积到晶片的表面。
[0003]相关技术中，半导体腔室内设置有内衬件，内衬件界定溅射空间，晶片在溅射空间内进行镀膜工艺。内衬件上开设有通孔，工艺气体通过通孔通入溅射空间。
[0004]然而，电离后的等离子体和溅射原子会通过内衬件上的通孔进入半导体腔室内除溅射空间之外的空间内，致使半导体腔室内的其他零部件或者半导体腔室的内侧壁被镀膜，从而造成半导体腔室污染，使得半导体腔室的洁净度较差。

技术实现思路

[0005]本专利技术公开一种半导体腔室及半导体工艺设备，以解决半导体腔室的洁净度较差的问题。
[0006]为了解决上述问题，本专利技术采用下述技术方案：
[0007]一种半导体腔室，所述半导体腔室包括内衬件，所述内衬件界定溅射空间，所述内衬件开设有第一通孔，所述溅射空间与所述第一通孔相连通，所述半导体腔室还包括：
[0008]遮挡件，所述遮挡件环绕设置于所述内衬件之外，且遮盖所述第一通孔，所述遮挡件与所述内衬件围成装配间隙，所述装配间隙与所述半导体腔室内除所述溅射空间之外的容纳空间通过所述装配间隙连通。
[0009]一种半导体工艺设备，包括上述的半导体腔室。
[0010]本专利技术采用的技术方案能够达到以下有益效果：
[0011]本专利技术公开的半导体腔室中，遮挡件环绕设置于内衬件之外，且遮盖第一通孔，遮挡件与内衬件围成装配缝隙，第一通孔通过装配缝隙与容纳空间相连通。此方案中，遮挡件与内衬件围成装配缝隙，等离子体和溅射原子等溅射物质通过第一通孔后首先进入装配缝隙，从而使得溅射物质被阻挡在装配缝隙内，且沉积在装配缝隙内，不容易进入溅射空间以外的容纳空间，进而提高了半导体腔室的洁净度。
附图说明
[0012]此处所说明的附图用来提供对本专利技术的进一步理解，构成本专利技术的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：
[0013]图1为本专利技术实施例公开的第半导体腔室的剖视图；
[0014]图2为图1的局部剖视图；
[0015]图3为本专利技术实施例公开的半导体腔室中遮挡件的结构示意图；
[0016]图4为本专利技术实施例公开的半导体腔室的遮挡件和导电件的局部剖视图；
[0017]图5为本专利技术实施例公开的半导体腔室的导电件的结构示意图；
[0018]图6为本专利技术实施例公开的半导体腔室的保护件的结构示意图。
[0019]附图标记说明：
[0020]100
‑
腔室本体、101
‑
容纳空间、200
‑
内衬件、201
‑
溅射空间、202
‑
第一通孔、210
‑
沉积环、220
‑
盖环、221
‑
环体部、222
‑
第一环形凸起、223
‑
第二环形凸起、230
‑
保护件、231
‑
第一环体、232
‑
第二环体、233
‑
第三环体、300
‑
遮挡件、301
‑
第二通孔、310
‑
上环形部、320
‑
下环形部、400
‑
导电件、510
‑
装配间隙、520
‑
通气通道、530
‑
第一缝隙、540
‑
第二缝隙、550
‑
第三缝隙、610
‑
第一转接件、620
‑
第二转接件、700
‑
绝缘环、800
‑
靶材、900
‑
晶片承载台。
具体实施方式
[0021]为使本专利技术的目的、技术方案和优点更加清楚，下面将结合本专利技术具体实施例及相应的附图对本专利技术技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0022]以下结合附图，详细说明本专利技术各个实施例公开的技术方案。
[0023]如图1～图6所示，本专利技术实施例公开一种半导体腔室，半导体腔室包括内衬件200和遮挡件300。内衬件200和遮挡件300均位于半导体腔室的内腔中，内衬件200界定溅射空间201，半导体腔室在工作的过程中，晶片传入溅射空间201内，晶片在溅射空间201内进行溅射镀膜处理。内衬件200开设有第一通孔202，溅射空间201与第一通孔202相连通。第一通孔202将通入半导体腔室内的工艺气体通入溅射空间201内。
[0024]遮挡件300环绕设置于内衬件200之外，且遮盖第一通孔202，遮挡件300与内衬件200围成装配间隙510，装配间隙510与半导体腔室内除溅射空间201之外的容纳空间101通过装配间隙510连通。这里的容纳空间101是指溅射空间201所占用的半导体腔室之外的空间，半导体腔室的部分部件可以安装在此空间内，例如，下文中的晶片承载台900以及其驱动机构、真空泵、工艺气体管路等结构。
[0025]在半导体工作过程中，工艺气体可以先通入装配间隙510，再通过第一通孔202进入溅射空间201内。
[0026]上述实施例中，本申请实施例公开的半导体腔室还包括腔室本体100和靶材800，靶材800可以设置于腔室本体100的顶部，靶材800与腔室本体100围成半导体腔室的内腔，内衬件200位于腔室本体100和靶材800围成的内腔中，并且靶材800位于内衬件200的顶部，封盖住内衬件200的顶部，从而使得溅射空间201的顶部封闭。
[0027]在具体的工艺过程中，工艺气体首先通入容纳空间101内，工艺气体通过装配间隙510和第一通孔202进入溅射空间201内，靶材800上施加射频电压，溅射空间201内的工艺气体被电离化，产生等离子体，等离子体轰击靶材800，从而使得靶材800原子溅射，附着在晶片的表面，进而实现晶片的镀膜工艺。
[0028]本申请公开的实施例中，遮挡件300与内衬件200围成装配缝隙，等离子体和溅射原子等溅射物质通过第一通孔202后首先进入装配缝隙，从而使得部分溅射物质被阻挡在
装配缝隙内，以使溅射物质沉积在装配缝隙内，从而使得溅射物质不容易进入容纳空间101，进而提高了半导体本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体腔室，所述半导体腔室包括内衬件(200)，所述内衬件(200)界定溅射空间(201)，所述内衬件(200)开设有第一通孔(202)，所述溅射空间(201)与所述第一通孔(202)相连通，其特征在于，所述半导体腔室还包括：遮挡件(300)，所述遮挡件(300)环绕设置于所述内衬件(200)之外，且遮盖所述第一通孔(202)，所述遮挡件(300)与所述内衬件(200)围成装配间隙(510)，所述装配间隙(510)与所述半导体腔室内除所述溅射空间(201)之外的容纳空间(101)通过所述装配间隙(510)连通。2.根据权利要求1所述的半导体腔室，其特征在于，所述遮挡件(300)开设有第二通孔(301)，所述容纳空间(101)通过所述第二通孔(301)与所述装配间隙(510)相连通，所述第一通孔(202)与所述第二通孔(301)交错分布。3.根据权利要求1所述的半导体腔室，其特征在于，所述半导体腔室还包括导电件(400)，所述遮挡件(300)与所述半导体腔室的腔室本体(100)相连接，所述导电件(400)位于所述装配间隙(510)内，所述遮挡件(300)与所述内衬件(200)通过所述导电件(400)电导通。4.根据权利要求3所述的半导体腔室，其特征在于，所述导电件(400)为弹性结构件。5.根据权利要求3所述的半导体腔室，其特征在于，所述导电件(400)为环形结构，所述导电件(400)环绕设置于所述遮挡件(300)的边缘，所述遮挡件(300)的边缘开设有定位凹槽，所述导电件(400)的部分位于所述定位凹槽内，且与所述定位凹槽定位配合。6.根据权利要求1所述的半导体腔室，其特征在于，所述内衬件(200)包括沉积环(210)、盖环(220)和保护件(230)，所述保护件(230)环设于所述盖环(220)之外，所述遮挡件(300)环设于所述保护件(230)之外，所述半导体腔室还包括晶片承载台(900)，所述晶片承载台(900...

【专利技术属性】
技术研发人员：王磊，
申请(专利权)人：北京北方华创微电子装备有限公司，
类型：发明
国别省市：