【技术实现步骤摘要】
【国外来华专利技术】存储器装置上的错误校正
[0001]交叉参考
[0002]本专利申请案主张由波特(Porter)在2019年2月19日申请的标题为“存储器装置上的错误校正(ERROR CORRECTION ON A MEMORY DEVICE)”的第16/279,483号美国专利申请案的优先权，所述申请案被让渡给其受让人且其全文以引用的方式明确并入本文中。
技术介绍
[0003]存储器装置广泛用于将信息存储于各种电子装置中，例如计算机、无线通信装置、相机、数字显示器及类似物。通过编程存储器装置的不同状态而存储信息。举例来说，二进制装置最常存储通常由逻辑1或逻辑0表示的两个状态中的一者。在其它装置中，可存储多于两个状态。为存取所存储信息，装置的组件可读取或感测存储器装置中的至少一个所存储状态。为存储信息，装置的组件可在存储器装置中写入或编程状态。
[0004]存在各个类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种设备，其包括：存储器单元阵列，其包括多个存储体；第一错误校正码(ECC)电路，其与所述多个存储体的第一存储体耦合且经配置以执行与所述第一存储体的第一存取操作相关联的一或多个ECC操作；及第二ECC电路，其与所述多个存储体的所述第一存储体耦合且经配置以执行与所述第一存储体的第二存取操作相关联的一或多个ECC操作。2.根据权利要求1所述的设备，其中：所述第一ECC电路定位于所述存储器单元阵列的覆盖区下方；且所述第二ECC电路定位于所述存储器单元阵列的所述覆盖区外部。3.根据权利要求2所述的设备，其中所述第二ECC电路定位于所述存储器单元阵列的边缘处。4.根据权利要求2所述的设备，其中所述第一ECC电路定位于所述存储器单元阵列下互补金属氧化物半导体(CMOS)(CuA)中。5.根据权利要求1所述的设备，其中：所述第一存储体的所述第一存取操作是写入操作且所述第一ECC电路经配置以对所述第一存储体执行所述一或多个ECC操作作为所述写入操作的部分；且所述第一存储体的所述第二存取操作是读取操作且所述第二ECC电路经配置以对所述第一存储体执行所述一或多个ECC操作作为所述读取操作的部分。6.根据权利要求1所述的设备，其中所述第二ECC电路经配置以比所述第一ECC电路更快地执行所述一或多个ECC操作。7.根据权利要求1所述的设备，其中所述第一ECC电路包括第一电路结构且所述第二ECC电路包括不同于所述第一电路结构的第二电路结构。8.根据权利要求7所述的设备，其中所述第一电路结构包括多个不平衡异或(XOR)门且所述第二电路结构包括多个平衡XOR门。9.根据权利要求7所述的设备，其中所述第一电路结构包括具有第一电压阈值的第一组晶体管且所述第二电路结构包括具有第二电压阈值的第二组晶体管。10.根据权利要求1所述的设备，其进一步包括：专用导电路径，其与所述第二ECC电路及所述第一存储体耦合且经配置以将与读取操作相关联的数据输送到所述第二ECC电路。11.根据权利要求10所述的设备，其中所述专用导电路径经配置以在所述第一存储体与所述第二ECC电路之间输送与所述读取操作相关联的奇偶校验数据。12.根据权利要求1所述的设备，其中：所述存储器单元阵列定位于第一层上；所述第一ECC电路定位于位于所述第一层下方的第二层上；且所述第一ECC电路跨所述第一存储体的至少一部分分布。13.根据权利要求12所述的设备，其中：将所述多个存储体中的每一存储体细分成多个片块；且所述第一ECC电路与所述第一存储体的多个片块耦合。14.根据权利要求1所述的设备，其进一步包括：
多个第一ECC电路，其中每一第一ECC电路位于所述存储器单元阵列下方且与所述多个存储体中的至少一者相关联。15.根据权利要求1所述的设备，其中所述第二ECC电路位于与所述第一ECC电路相同的层上且定位于所述存储器单元阵列与通道之间。16.一种方法，其包括：接收与用于存储器单元阵列的第一存储体的写入操作相关联的数据；至少部分基...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。