存储器装置上的错误校正制造方法及图纸

本发明专利技术描述用于存储器装置上的错误校正的方法、系统及装置。实例可包含具有包含多个存储体的存储器单元阵列的存储器裸片。所述存储器裸片可进一步包含与第一存储器单元存储体耦合的第一错误校正码(ECC)电路，其中所述第一ECC电路经配置以执行与所述第一存储器单元存储体的第一存取操作(例如，写入操作)相关联的操作。所述存储器裸片可进一步包含与所述第一存储器单元存储体耦合的第二ECC电路，其中所述第二ECC电路经配置以执行与所述第一存储体的第二存取操作(例如，读取操作)相关联的ECC操作。在一些情况中，所述第一ECC电路可位于所述阵列的覆盖区下方且所述第二ECC电路可位于所述阵列的所述覆盖区外部。位于所述阵列的所述覆盖区外部。位于所述阵列的所述覆盖区外部。

【技术实现步骤摘要】
【国外来华专利技术】存储器装置上的错误校正
[0001]交叉参考
[0002]本专利申请案主张由波特(Porter)在2019年2月19日申请的标题为“存储器装置上的错误校正(ERROR CORRECTION ON A MEMORY DEVICE)”的第16/279,483号美国专利申请案的优先权，所述申请案被让渡给其受让人且其全文以引用的方式明确并入本文中。

技术介绍

[0003]存储器装置广泛用于将信息存储于各种电子装置中，例如计算机、无线通信装置、相机、数字显示器及类似物。通过编程存储器装置的不同状态而存储信息。举例来说，二进制装置最常存储通常由逻辑1或逻辑0表示的两个状态中的一者。在其它装置中，可存储多于两个状态。为存取所存储信息，装置的组件可读取或感测存储器装置中的至少一个所存储状态。为存储信息，装置的组件可在存储器装置中写入或编程状态。
[0004]存在各个类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可为易失性或非易失性的。即使在不存在外部电源的情况下，非易失性存储器(例如，FeRAM)也可维持其所存储逻辑状态达延长时段。易失性存储器装置(例如，DRAM)会在与外部电源断开连接时丢失其所存储状态。FeRAM能够实现类似于易失性存储器的密度但归因于使用铁电电容器作为存储装置而可具有非易失性性质。
[0005]改进存储器装置通常可包含增加存储器单元密度、提高读取/写入速度、提高可靠性、增加数据保持、降低功率消耗、或降低制造成本以及其它度量。一些存储器装置可经配置以执行错误校正操作。也可期望提高存储器阵列的效率(例如，更快操作、减小裸片大小)。
附图说明
[0006]图1说明根据如本文中公开的实例的支持存储器装置上的错误校正的系统的实例。
[0007]图2说明根据如本文中公开的实例的支持存储器装置上的错误校正的存储器裸片的实例。
[0008]图3A及3B说明根据如本文中公开的实例的支持存储器装置上的错误校正的磁滞曲线的实例。
[0009]图4说明根据如本文中公开的实例的支持存储器装置上的错误校正的存储器裸片的实例。
[0010]图5说明根据如本文中公开的实例的支持存储器装置上的错误校正的存储器裸片的实例。
[0011]图6说明根据如本文中公开的实例的支持存储器装置上的错误校正的过程流程的实例。
[0012]图7展示根据如本文中公开的实例的支持错误校正的存储器装置的框图。
[0013]图8展示说明根据如本文中公开的实例的支持存储器装置上的错误校正的一或若干方法的流程图。
具体实施方式
[0014]存储器装置可执行用于检测或校正数据中的错误的操作，例如作为对存储器装置的存储器单元执行的一或多个存取操作(例如，读取或写入)的部分的错误校正码(ECC)操作。存储器装置可包含用于执行ECC操作的一或多个电路。ECC操作的实例可包含单错误校正(SEC)操作或单错误校正、双错误检测(SECDED)操作。在一些情况中，ECC电路可与存储器单元存储体相关联且执行用于与其对应存储器单元存储体相关联的存取操作的ECC操作。在裸片上，ECC电路会占用空间(例如，表面积)，借此减少可用于裸片上的存储器单元的面积。可通过跨裸片的未被其它组件占用的开放/自由空间分散ECC电路而减小ECC电路的大小。然而，分散ECC电路可降低对存储器装置执行的ECC操作的效率(例如，降低准确性、降低速度等)。
[0015]在一些实例中，存储器装置可具有存储器裸片，所述存储器裸片包含用于执行第一ECC操作集的第一ECC电路及用于执行第二组操作的第二ECC电路。第一ECC电路及第二ECC电路可经配置以提高存储器装置的效率(例如，存储器密度、存取操作的速度、可靠性等)。
[0016]举例来说，第一ECC电路可经配置以执行与写入操作(例如，写入、掩码写入、损耗均衡)相关联的ECC过程。此外，第一ECC电路可位于与存储器单元阵列分离的处于存储器单元阵列下方(例如，在存储器单元阵列的覆盖区内)的层上，借此维持存储器单元阵列的存储器单元密度。第二ECC电路可经配置以执行与读取操作相关联的ECC过程。在一些情况中，存储器装置可执行比写入操作更多的读取操作。第二ECC电路可具有结构，其比第一ECC电路更快地执行ECC操作。此外，第二ECC电路可位于存储器单元阵列的覆盖区外部以维持存储器单元阵列的存储器单元密度。因此，第一ECC电路及第二ECC电路可独立地配置以提高存储器装置的效率。
[0017]描述用于存储器装置上的错误校正的技术。存储器装置可包含包含多个存储体的存储器单元阵列。第一ECC电路可与多个存储体的第一存储体耦合且执行与第一存取操作(例如，写入操作)相关联的ECC操作。第一ECC电路可接收与第一存取操作相关联的数据且执行作为第一存取操作的部分的第一ECC操作。可将数据存储于存储器装置的第一存储体上。第二ECC电路可与第一存储体耦合且执行与第二存取操作(例如，读取操作)相关联的ECC操作。在第二存取操作期间，第二ECC电路可接收存储于存储器装置的第一存储体处的数据。第二ECC电路可执行作为读取操作的部分的第二ECC操作。在一些情况中，第二电路可基于执行第二ECC操作来修改从存储体接收的数据。
[0018]首先在如参考图1到3描述的存储器系统及存储器裸片的上下文中描述本专利技术的特征。在如参考图4到6描述的存储器裸片图及过程流程图的上下文中描述本专利技术的特征。进一步通过与如参考图7到8描述的存储器装置上的错误校正有关的设备图及流程图说明且参考其描述本专利技术的这些及其它特征。
[0019]图1说明根据如本文中公开的实例的利用一或多个存储器装置的系统100的实例。
系统100可包含外部存储器控制器105、存储器装置110、及将外部存储器控制器105与存储器装置110耦合的多个通道115。系统100可包含一或多个存储器装置，但为便于描述，一或多个存储器装置可被描述为单个存储器装置110。
[0020]系统100可包含例如计算装置、移动计算装置、无线装置、或图形处理装置的电子装置的部分。系统100可为便携式电子装置的实例。系统100可为计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、穿戴式装置、因特网连接装置或类似物的实例。存储器装置110可为经配置以存储用于系统100中的一或多个其它组件的数据的系统的组件。在一些实例中，系统100经配置用于使用基站或存取点与其它系统或装置进行双向无线通信。在一些实例中，系统100能够实现机器型通信(MTC)、机器间(M2M)通信、或装置间(D2D)通信。
[0021]系统100的至少部分可为主机装置的实例。此主机装置可为使用存储器来执行过程的装置的实例，例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种设备，其包括：存储器单元阵列，其包括多个存储体；第一错误校正码(ECC)电路，其与所述多个存储体的第一存储体耦合且经配置以执行与所述第一存储体的第一存取操作相关联的一或多个ECC操作；及第二ECC电路，其与所述多个存储体的所述第一存储体耦合且经配置以执行与所述第一存储体的第二存取操作相关联的一或多个ECC操作。2.根据权利要求1所述的设备，其中：所述第一ECC电路定位于所述存储器单元阵列的覆盖区下方；且所述第二ECC电路定位于所述存储器单元阵列的所述覆盖区外部。3.根据权利要求2所述的设备，其中所述第二ECC电路定位于所述存储器单元阵列的边缘处。4.根据权利要求2所述的设备，其中所述第一ECC电路定位于所述存储器单元阵列下互补金属氧化物半导体(CMOS)(CuA)中。5.根据权利要求1所述的设备，其中：所述第一存储体的所述第一存取操作是写入操作且所述第一ECC电路经配置以对所述第一存储体执行所述一或多个ECC操作作为所述写入操作的部分；且所述第一存储体的所述第二存取操作是读取操作且所述第二ECC电路经配置以对所述第一存储体执行所述一或多个ECC操作作为所述读取操作的部分。6.根据权利要求1所述的设备，其中所述第二ECC电路经配置以比所述第一ECC电路更快地执行所述一或多个ECC操作。7.根据权利要求1所述的设备，其中所述第一ECC电路包括第一电路结构且所述第二ECC电路包括不同于所述第一电路结构的第二电路结构。8.根据权利要求7所述的设备，其中所述第一电路结构包括多个不平衡异或(XOR)门且所述第二电路结构包括多个平衡XOR门。9.根据权利要求7所述的设备，其中所述第一电路结构包括具有第一电压阈值的第一组晶体管且所述第二电路结构包括具有第二电压阈值的第二组晶体管。10.根据权利要求1所述的设备，其进一步包括：专用导电路径，其与所述第二ECC电路及所述第一存储体耦合且经配置以将与读取操作相关联的数据输送到所述第二ECC电路。11.根据权利要求10所述的设备，其中所述专用导电路径经配置以在所述第一存储体与所述第二ECC电路之间输送与所述读取操作相关联的奇偶校验数据。12.根据权利要求1所述的设备，其中：所述存储器单元阵列定位于第一层上；所述第一ECC电路定位于位于所述第一层下方的第二层上；且所述第一ECC电路跨所述第一存储体的至少一部分分布。13.根据权利要求12所述的设备，其中：将所述多个存储体中的每一存储体细分成多个片块；且所述第一ECC电路与所述第一存储体的多个片块耦合。14.根据权利要求1所述的设备，其进一步包括：
多个第一ECC电路，其中每一第一ECC电路位于所述存储器单元阵列下方且与所述多个存储体中的至少一者相关联。15.根据权利要求1所述的设备，其中所述第二ECC电路位于与所述第一ECC电路相同的层上且定位于所述存储器单元阵列与通道之间。16.一种方法，其包括：接收与用于存储器单元阵列的第一存储体的写入操作相关联的数据；至少部分基...

【专利技术属性】
技术研发人员：J，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：