具有可配置内部错误校正模式的存储器装置制造方法及图纸

本发明专利技术提供针对从主机装置接收的信息，选择性地实施单错误校正(SEC)操作或单错误校正双错误检测(SECDED)操作而不明显地影响裸片大小的方法、系统和设备。举例来说，主机装置可指示存储器系统将使用一或多个通信(例如，消息)实施SECDED操作。在另一实例中，所述存储器系统可经硬连线以针对某些选项执行SECDED。所述存储器系统可调适与SEC操作相关联的电路系统以在不明显地影响裸片大小的情况下实施SECDED操作。为了使用SEC电路系统实施SECDED操作，所述存储器系统可包含一些额外电路系统以改变所述SEC电路系统的用途以用于SECDED操作。作。作。

【技术实现步骤摘要】
【国外来华专利技术】具有可配置内部错误校正模式的存储器装置
[0001]交叉引用
[0002]本专利申请案要求2020年2月17日由沙佛(SCHAEFER)等人申请的标题为“具有可配置内部错误校正模式的存储器装置(MEMORY DEVICE WITH CONFIGURABLE INTERNAL ERROR CORRECTION MODES)”的第16/792,820号美国专利申请案和2019年2月19日由沙佛等人申请的标题为“具有可配置内部错误校正模式的存储器装置(MEMORY DEVICE WITH CONFIGURABLE INTERNAL ERROR CORRECTION MODES)”的第62/807,520号美国临时专利申请案的优先权，所述申请案中的每一者让与给本受让人且明确地并入本文中。

技术介绍

[0003]下文大体上涉及一种存储器系统，且更具体地说，涉及具有可配置内部错误校正模式的存储器装置。
[0004]存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等的各种电子装置中。通过对存储器装置的不同状态进行编程来存储信息。举例来说，二进制装置最经常存储两个状态中的一个，经常由逻辑1或逻辑0表示。在其它装置中，可存储两个以上状态。为了存取所存储的信息，装置的组件可读取或感测存储器装置中的至少一个所存储状态。为了存取信息，装置的组件可对存储器装置中的状态进行写入或编程。
[0005]存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可为易失性或非易失性的。非易失性存储器，例如FeRAM，可维持其所存储的逻辑状态很长一段时间，即使无外部电源存在也是这样。易失性存储器装置(例如，DRAM)除非被外部电源周期性地刷新，否则可随时间推移而丢失其存储的状态。
[0006]在一些情况下，存储器装置(例如，DRAM装置)可从外部装置(例如，主机装置)接收命令或数据。在一些情况下，可能会将错误引入到在内部存储于存储器装置中的数据中。
附图说明
[0007]图1说明支持支持如本文中所公开的可配置错误校正模式的系统的实例。
[0008]图2说明支持如本文所公开的可配置错误校正模式的存储器裸片的实例。
[0009]图3说明支持如本文中所公开的可配置错误校正模式的系统的实例。
[0010]图4说明支持如本文中所公开的可配置错误校正模式的信息突发的实例。
[0011]图5说明支持如本文中所公开的可配置错误校正模式的处理流程的实例。
[0012]图6展示支持如本文中所公开的可配置错误校正模式的装置的框图。
[0013]图7到12展示说明根据如本文中所公开的支持可配置错误校正模式的一或多种方法的流程图。
具体实施方式
[0014]存储器装置可在各种条件下作为电子设备的部分进行操作，所述电子设备如个人计算机、无线通信装置、服务器、物联网(IoT)装置、机动车的电子组件，等。在一些情况下，支持某些实施方案(例如，机动车，在一些情况下具有自主或半自主驾驶能力)的应用程序的存储器装置可能受制于增大的可靠性约束。由此，用于一些应用(例如，汽车应用)的存储器装置(例如，DRAM)可预期以基于相对较高行业规范的可靠性(例如，较高可靠性约束)进行操作。
[0015]在一些情况下，由存储器装置存储的数据可能受损。数据损坏可指代数据的无意变化，且因此可指代由一或多个存储器单元存储的数据(例如，从逻辑一(1)到逻辑零(0)，或者反过来)的非预期变化。位值与其原始和预期值的偏差可称为错误、位错误或数据错误。一些存储器装置可经配置以在内部检测且在至少一些情况下校正(修复)此类数据损坏或错误，从而恢复损坏前所希望的数据。举例来说，作为写入操作的部分，存储器装置可产生一或多个错误检测码字，且将那些码字连同从主机装置接收的数据一起存储在存储器单元阵列中。在执行读取操作以检索数据后，存储器装置还可检索错误检测码字，且执行错误检测或错误校正操作以修正可能已由存储器装置引入的数据中的任何错误。此类错误检测及校正可依赖于包含一或多个错误校正码(ECC)(例如，汉明码)的错误检测信息。错误检测操作可为检测或校正数据集中的错误的任何操作，且相关过程、程序和技术可称为错误检测/校正操作、单错误校正(SEC)操作、单错误校正双错误检测(SECDED)操作、ECC过程、ECC程序、ECC技术，或在一些情况下简称为ECC。错误检测信息或错误检测码字可为基于数据而产生的用以检测或校正所述数据中的错误的任何类型的信息或码字，且可称为校正子、ECC校正子、ECC信息、ECC、ECC码字、错误检测/校正信息、错误检测/校正码字、SEC码字、SEC信息、SECDED码字、SECDED信息或其任何组合。在存储器装置内部进行的ECC可通常称为裸片上ECC(不管是在单裸片存储器装置还是在多裸片存储器装置内。
[0016]作为写入操作的部分，主机装置可经由数据通道发射数据以将数据存储在存储器单元阵列中。在接收到数据时，存储器装置可执行错误检测操作。作为错误检测操作的部分，存储器装置可基于如从主机装置接收的数据产生码字，例如ECC码字，且将数据和码字存储在存储器单元阵列中。在读取操作期间，存储器装置还可检索码字，且执行错误检测或错误校正操作以修正在存储器装置中时可能已引入的数据中的任何错误。作为这些程序的部分，存储器装置可基于使用与用于产生第一码字相同的错误校正码从存储器单元阵列检索的数据而产生新码字(例如，第二ECC码字)。如果第一码字与第二码字匹配，则存储器装置可确定数据没有损坏(例如，不存在错误)。如果第一码字与第二码字不匹配，则错误检测操作可确定数据被损坏(例如，存在至少一个错误)。取决于错误校正码的强度，错误检测操作可能能够校正或检测一定数量的位错误。
[0017]SEC程序可检测单位错误(数据中的一个位受损)的发生，且校正单位错误(确定数据的原始未损坏的值，且基于数据的原始值执行一或多个后续操作)。然而，在一些情况下(例如，在两个或更多个位错误的情况下)，SEC程序可能因意外改变未损坏的位而增大数据内的位错误的数量。SECDED程序可检测单个位错误和双位错误两者的发生并且校正检测到的单位错误。即，SECDED程序可提供可对应于存储器装置的增大的可靠性的增大的错误检测(例如，在双位错误的情况下)。
[0018]本文中所描述的存储器系统可配置以选择性地实施SEC操作或SECDED操作而不明显地影响裸片大小(例如，如在存储器系统可视情况实施SEC操作或SECDED操作的情况下由主机装置指示)。举例来说，如果是任选的，则主机装置可指示存储器系统实施SECDED。此处，存储器系统可调适一些SEC电路系统以实施SECDED。另外或替代地，主机装置可指示存储器系统实施SEC。DRAM可经设计以支持SE本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种方法，其包括：识别经配置以用于以用于执行至少一个单错误校正(SEC)操作的第一模式和用于执行单错误校正双错误检测(SECDED)操作的第二模式操作的存储器装置正以所述第二模式操作；由以所述第二模式操作的所述存储器装置经由通道接收数据；由所述存储器装置至少部分地基于经由所述通道接收所述数据而使用所述SECDED操作确定与所述数据相关联的错误检测信息；将所述数据和所述错误检测信息存储在存储器单元阵列中；从所述存储器单元阵列检索所述数据和所述错误检测信息；以及至少部分地基于所述存储器装置正以所述第二模式操作而使用从所述存储器单元阵列检索的所述错误检测信息对从所述存储器单元阵列检索的所述数据执行所述SECDED操作。2.根据权利要求1所述的方法，其进一步包括：至少部分地基于识别出所述存储器装置正以所述第二模式操作而配置所述存储器装置以用于校正从主机装置接收的所述数据中的错误，其中执行所述SECDED操作至少部分地基于配置所述存储器装置。3.根据权利要求1所述的方法，其进一步包括：从所述存储器装置的模式寄存器检索用于操作所述存储器装置的模式的指示符，其中识别所述存储器装置正以所述第二模式操作至少部分地基于从所述模式寄存器检索所述指示符。4.根据权利要求1所述的方法，其中由所述存储器装置确定的所述错误检测信息包括码字和与所述数据的各部分相关联的一或多个奇偶校验位。5.根据权利要求4所述的方法，其进一步包括：至少部分地基于所述错误检测信息中包含的所述码字而识别从所述存储器单元阵列检索的所述数据中的错误；以及至少部分地基于所述错误检测信息中包含的奇偶校验位而确定所述数据的包含所述错误的部分。6.根据权利要求1所述的方法，其中执行所述SECDED操作进一步包括：使用所述错误检测信息识别从所述存储器单元阵列检索的所述数据中的单位错误；以及校正所述数据中的所述单位错误。7.根据权利要求1所述的方法，其中执行所述SECDED操作进一步包括：使用所述错误检测信息识别从所述存储器单元阵列检索的所述数据中的双位错误；以及将所述数据与所述双位错误的指示符一起发射到另一装置。8.根据权利要求1所述的方法，其中所述通道具有十六个导电路径。9.根据权利要求1所述的方法，其中由以所述第二模式操作的所述存储器装置确定的所述错误检测信息包括与所述数据的第一部分相关联的第一码字及与所述数据的第二部分相关联的第二码字。
10.根据权利要求1所述的方法，其中包含于所述错误检测信息中的码字与所有所述数据相关联。11.根据权利要求1所述的方法，其进一步包括：从主机装置接收请求所述存储器装置以所述第二模式操作的指示符；以及至少部分地基于接收到所述指示符而从所述第一模式切换到所述第二模式，其中识别所述存储器装置正以所述第二模式操作至少部分地基于从所述第一模式切换到所述第二模式。12.根据权利要求1所述的方法，其中与使用所述SECDED操作确定的所述数据相关联的所述错误检测信息存储在所述存储器单元阵列的用于存储与使用SEC操作确定的所述数据相关联的错误检测信息的区域中。13.一种设备，其包括：存储器单元阵列，每一存储器单元包括电容性存储元件；收发器，其经配置以经由数据通道与主机装置传达数据；以及错误检测逻辑，其与所述收发器耦合且经配置而以用于使用至少一个单错误校正(SEC)操作确定与所述数据相关联的错误检测信息的第一模式操作，且经配置而以用于...

【专利技术属性】
技术研发人员：S，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：