具有对存储元件的写入故障保护的非易失性存储器阵列制造技术

用于具有单层级单元(SLC)层和例如三层级单元(TLC)层等多层级单元(MLC)层的非易失性存储器(NVM)阵列的方法和设备提供耦合SLC/MLC写入操作，其中SLC写入保护被组合成MLC写入流。在说明性实例中，将数据并行写入到SLC和TLC。所述SLC数据为所述TLC数据提供备份，以防所述TLC数据有缺陷。使用例如写入检验来检验所述TLC数据。如果成功地检验所述数据，则可以擦除或另外用新数据来覆写SLC块。如果未成功检验所述数据，则所述SLC块可以用于恢复所述数据以存储在不同TLC块中。可以结合快速通过写入(QPW)来执行所述耦合SLC/MLC写入操作。写入(QPW)来执行所述耦合SLC/MLC写入操作。写入(QPW)来执行所述耦合SLC/MLC写入操作。

【技术实现步骤摘要】
具有对存储元件的写入故障保护的非易失性存储器阵列


[0001]在一些实施例中，本公开涉及非易失性存储器(NVM)阵列。更具体来说，但非排他地，本公开涉及用于保护通过NVM阵列的多层级单元(MLC)存储元件存储的数据的方法和设备。

技术介绍

[0002]在各种消费型电子装置中，并入有非易失性存储器(NVM)的固态装置(SSD)正替代或补充用于大容量存储装置的常规旋转硬盘驱动器。具有NVM阵列的SSD可以包含具有不同性能、耐久性和成本的多层存储装置。例如，SSD产品可以包含具有单层级单元(SLC)层和多层级单元(MLC)层，例如，三层级单元(TLC)层的NVM阵列。写入验证和保护程序用于保持数据完整性。例如，可以回读写入到NVM阵列的数据以检验是否正确地写入数据，并且如果未正确地写入数据，则可以从另一装置，例如从动态随机存取存储器(DRAM)恢复数据。本专利技术的方面例如涉及验证和保护写入到MLC层的数据。

技术实现思路

[0003]下文呈现对本公开的一些方面的简化概述以便提供对这些方面的基本理解。此概述并非本公开的所有预期特征的广泛综述，且既不预期识别本公开的所有方面的关键或至关重要要素，也不预期划定本公开的任何或所有方面的范围。其唯一目的是以简化形式呈现本公开的一些方面的各种概念以作为稍后呈现的更详细描述的序言。
[0004]本公开的一个实施例提供一种存储器装置，所述存储器装置包含：非易失性存储器(NVM)阵列，其包含单层级单元(SLC)元件和多层级单元(MLC)元件；以及处理器，所述处理器被配置成执行耦合SLC/MLC写入以将数据写入到选定SLC元件并且将相同的数据并行写入到选定MLC元件，确定写入到所述选定MLC元件的所述数据是否正确，以及响应于确定写入到所述选定MLC元件的所述数据正确而释放所述选定SLC元件中的所述数据以用于覆写。
[0005]本公开的另一实施例提供一种用于包含SLC元件和MLC元件的存储器阵列的方法。所述方法包含：执行耦合SLC/MLC写入，包括将数据写入到选定SLC元件并且将相同的数据并行写入到选定MLC元件；检验写入到所述选定MLC元件的所述数据；以及响应于成功地检验写入到所述选定MLC元件的所述数据而释放所述选定SLC元件中的所述数据以用于覆写。
[0006]本公开的又另一个实施例提供一种用于包含SLC元件和MLC元件的存储器阵列的设备。所述设备包含：用于执行耦合SLC/MLC写入，以将数据写入到选定SLC元件并且将相同的数据并行写入到选定MLC元件的构件；用于检验写入到所述选定MLC元件的所述数据的构件；以及用于响应于成功地检验写入到所述选定MLC元件的所述数据而释放所述选定SLC元件中的所述数据以用于覆写的构件。
附图说明
[0007]图1是示出采用具有配置用于耦合SLC/MLC写入操作的NVM阵列的示例性固态装置(SSD)形式的数据存储装置的示意性框图。
[0008]图2是示出具有用于执行耦合SLC/MLC写入操作的组件的示例性NVM阵列的示意性框图。
[0009]图3是示出可以由图2的NVM阵列执行以实施耦合SLC/TLC写入的示例性方法的流程图。
[0010]图4是TLC数据存储方案的示意性说明。
[0011]图5是示出示例性数据锁存器和示例性代码块的示意性框图。
[0012]图6是示出可以由图2的NVM阵列使用快速通过写入(QPW)操作和公共电荷泵来实施耦合SLC/TLC写入的示例性方法的流程图。
[0013]图7是基于用于编程三个SLC字线的QPW信息而触发三个SLC脉冲的时序的示意性说明。
[0014]图8是示出用于基于SLC块可用性而控制耦合SLC/TLC写入的示例性方法的流程图。
[0015]图9是示出具有SLC和MLC元件的示例性存储器装置以及配置用于耦合SLC/MLC写入的处理器的示意性框图。
[0016]图10是概述由配置用于耦合SLC/MLC写入的NVM阵列执行的示例性操作的流程图。
[0017]图11是提供示例性NVM设备以及其组件的另外细节的示意性框图。
具体实施方式
[0018]在以下详细描述中，参考附图，附图形成描述内容的一部分。除了上文描述的说明性方面、实施例和特征之外，通过参考图式以及以下详细描述，另外的方面、实施例和特征将变得显而易见。每个附图中的元件的描述可以参考前述附图的元件。在图式中相似的数字可以指代相似的元件，包含相似元件的替代实施例。
[0019]本文中的实例涉及非易失性存储器(NVM)阵列，并且涉及用于控制NVM阵列的数据存储装置或设备，例如，例如SSD的数据存储装置的控制器，且具体来说涉及固态存储器存储装置，例如，使用NAND快闪存储器(本文中为“NAND”)的那些固态存储器存储装置。NAND是不需要电力来保存数据的非易失性存储技术的类型。NAND利用负AND逻辑，即NAND逻辑。为了简洁起见，具有一个或多个NAND裸片的SSD将在下文中各种实施例的描述中用作数据存储装置(DSD)的非限制性实例。应理解，本文所描述的至少一些方面也可以适用于其它形式的数据存储装置。例如，本文所描述的至少一些方面可以适用于相变存储器(PCM)阵列、磁阻性随机存取存储器(MRAM)阵列和电阻性随机存取存储器(ReRAM)阵列。另外，各种实施例可以用于各种装置中，所述装置可以包含处理元件和存储器/数据存储元件的某一组合，包含根据所描述实施例构造/配置的NVM阵列。
[0020]概述
[0021]如上所述，具有NVM阵列的SSD可以包含具有不同性能、耐久性和成本的多层存储装置。例如，SSD产品可以包含具有单层级单元(SLC)层和多层级单元(MLC)层，例如，三层级单元(TLC)层的NVM阵列。(应注意，在一些文献内，MLC仅指代两层级单元。本文中MLC替代地
指代任何多层级单元(或多层单元)，包含两层级单元、三层级单元、四层级单元等。还应注意，SLC存储元件和MLC存储元件可以形成于作为相同NVM阵列的一部分的单独裸片上。)裸片中的缺陷，包含裸片随时间的物理变化可能会干扰将数据可靠地写入到裸片的NVM存储元件。写入验证程序可以用于例如通过回读数据以检验是否正确地写入(编程)数据来保持数据完整性。应注意，在NVM领域内，写入到NVM阵列(例如，快闪NAND TLC阵列)的数据通常称为被“编程”到阵列。本文中，为了清楚起见，在多个描述中使用术语“写入”。在适当情况下，例如，当提及TLC储存元件内的状态的个别编程时，也使用术语“编程”。
[0022]在一些实例中，为了在写入过程之后验证数据，写入验证组件回读写入数据并且检查FBC(失败位计数，还可以称为翻转位计数)。只要FBC不超过指示正确写入数据的阈值，写入检验组件就会将所述数据视为良好数据。如果FBC超过阈值，则写入检验组件因此检测到错误并且SSD恢复数据并且将数据写入到NVM阵列中的其它位置。然而，除非SSD保存数据的副本以允许检索，否则在写入阶段之后将本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器装置，其包括：非易失性存储器(NVM)阵列，其包含单层级单元(SLC)元件和多层级单元(MLC)元件；以及处理器，所述处理器被配置成：执行耦合SLC/MLC写入以将数据写入到选定SLC元件并且将相同的数据并行写入到选定MLC元件，确定写入到所述选定MLC元件的所述数据是否正确，以及响应于确定写入到所述选定MLC元件的所述数据正确而释放所述选定SLC元件中的所述数据以用于覆写。2.根据权利要求1所述的存储器装置，其中所述处理器进一步被配置成：使用写入检验确定写入到所述选定MLC元件的所述数据是否正确；响应于写入到所述选定MLC元件的所述数据的不成功检验而通过从所述选定SLC元件读取所述数据来恢复所述数据；以及执行另一耦合SLC/MLC写入，以将所述恢复的数据写入到另一MLC元件以及另一组SLC元件。3.根据权利要求2所述的存储器装置，其中所述处理器进一步被配置成通过将失败位计数(FBC)与指示写入错误的阈值相比较来确定写入到所述选定MLC元件的所述数据是否正确。4.根据权利要求1所述的存储器装置，其中所述选定MLC元件是两层级单元元件，并且其中所述处理器进一步被配置成执行所述耦合SLC/MLC写入，以将所述数据写入到至少两个选定SLC元件并且将相同的数据并行写入到至少一个选定两层级MLC元件。5.根据权利要求1所述的存储器装置，其中所述选定MLC元件是三层级单元(TLC)元件，并且其中所述处理器进一步被配置成执行所述耦合SLC/MLC写入，以将所述数据写入到至少三个选定SLC元件并且将相同的数据并行写入到至少一个选定TLC元件。6.根据权利要求1所述的存储器装置，其中所述选定MLC元件是四层级单元(QLC)元件，并且其中所述处理器进一步被配置成执行所述耦合SLC/MLC写入，以将所述数据写入到至少四个选定SLC元件并且将相同的数据并行写入到至少一个选定QLC元件。7.根据权利要求1所述的存储器装置，其中所述处理器进一步被配置成响应于确定所述NVM阵列中的其余SLC块不足以完成所述耦合SLC/MLC写入而生成所述数据的XOR副本。8.根据权利要求1所述的存储器装置，其中所述处理器进一步被配置成通过以下操作执行所述耦合SLC/MLC写入：检测何时施加最后一个脉冲以对所述选定MLC元件的特定状态进行编程；从锁存器获得对应于所述特定状态的数据；施加所述最后一个脉冲，以对所述选定SLC元件中的第一选定SLC元件中以及所述MLC元件中对应于所述特定状态的所述数据并行地进行编程；以及将所述锁存器中对应于所述特定状态的所述数据改变成指示阻止所述特定状态的进一步编程的值。9.根据权利要求8所述的存储器装置，其中所述选定MLC元件是三层级单元(TLC)元件，所述特定状态是第一状态，对应于所述第一状态的所述数据是用于所述TLC元件的下页数
据，并且所述锁存器是下页数据锁存器。10.根据权利要求8所述的存储器装置，其进一步包括快速通过写入电路，所述快速通过写入电路被配置成检测用于对所述选定MLC元件的特定状态进行编程的所述最后一个脉冲。11.一种用于包含单层级单元(SLC)元件和多层级单元(MLC)元件的存储器阵列的方法，所述方法...

【专利技术属性】
技术研发人员：TT埃力亚什，A巴扎斯基，
申请(专利权)人：西部数据技术公司，
类型：发明
国别省市：