开放腔桥功率递送架构和工艺制造技术

本文公开的实施例包括具有开放腔桥的多管芯封装。在示例中，电子设备包括具有交替的金属化层和电介质层的封装衬底。封装衬底包括第一多个衬底焊盘和第二多个衬底焊盘以及开放腔。桥管芯在开放腔中，该桥管芯包括第一多个桥焊盘、第二多个桥焊盘、第一多个桥焊盘与第二多个桥焊盘之间的功率递送桥焊盘，以及导电迹线。第一管芯耦合到第一多个衬底焊盘和第一多个桥焊盘。第二管芯耦合到第二多个衬底焊盘和第二多个桥焊盘。功率递送导电线耦合到功率递送桥焊盘。率递送桥焊盘。率递送桥焊盘。

【技术实现步骤摘要】
开放腔桥功率递送架构和工艺


[0001]本公开的实施例涉及半导体装置，并且更特别地涉及具有开放腔桥（open cavity bridge）的多管芯封装。

技术介绍

[0002]对于针对高性能的增加的集成度（level of integration）和形状因子的小型化（miniaturization）的需要正在驱动半导体工业中的复杂封装方法。一种此类方法是要使用管芯分区来使能高性能和小形状因子的小型化。此类架构取决于精细的管芯到管芯互连来将分区的管芯耦合在一起。嵌入式多管芯互连桥（EMIB）已经被用于提供精细的管芯到管芯互连。然而，EMIB还具有其自身的集成挑战。
[0003]一个挑战是EMIB遭受高累积凸块（bump）厚度变化（BTV）。随着更多的EMIB被包括在封装中以及随着EMIB的大小增加，BTV正变成甚至更大的工程障碍。已经提出将EMIB放置到玻璃贴片（patch）上以减少BTV并改进翘曲（warpage）。然而，玻璃贴片是具有低热导率的厚衬底。相应地，热压接合（TCB）不适合用于中级互连（MLI）。相应地，MLI的间距（pitch）需要被增加，以便适应备选的接合技术，例如传统的芯片附接模块（批量回流（mass reflow））工艺（process）。增加MLI的间距要求使用安置在玻璃贴片上的一个或多个重分布（redistribution）层。重分布层抵消了（negate）由玻璃提供的BTV益处，并且不是期望的解决方案。
附图说明
[0004]图1和2是根据本公开的实施例的表示制造具有开放腔桥的电子封装的方法中的各种操作的截面图说明（cross
‑
sectional illustration）。
[0005]图3是根据本公开的另一实施例的图2的电子封装的示例性布局的平面图说明（plan view illustration）。
[0006]图4和5分别是根据本公开的另一实施例的具有开放腔桥的另一电子封装的截面图说明和平面图说明。
[0007]图6是根据本公开的另一实施例的具有开放腔桥的另一电子封装的截面图说明。
[0008]图7A
‑
7D是根据本公开的另一实施例的具有开放腔桥的各种电子封装的截面图说明。
[0009]图8A
‑
8D是根据本公开的另一实施例的具有开放腔桥的各种电子封装的平面图说明。
[0010]图9是根据本公开的实施例构建的计算装置的示意图。
具体实施方式
[0011]本文描述的是根据各种实施例的具有开放腔桥的多管芯封装。在以下描述中，将使用本领域技术人员通常采用的术语来描述说明性实现的各种方面，以向本领域技术人员
传达其工作的实质。然而，对于本领域技术人员将显而易见的是，可以利用所描述的方面中的仅一些来实践本公开。为了解释的目的，阐述了具体的数字、材料和配置，以便提供说明性实现的透彻理解。然而，对于本领域技术人员将显而易见的是，可以在没有具体细节的情况下实践本公开。在其它实例中，省略或简化了众所周知的特征，以便不使说明性实现模糊不清。
[0012]将以最有助于理解本公开的方式依次把各种操作描述为多个分立的操作，然而，描述的顺序不应该被解释成暗示这些操作必须是顺序依赖的。特别地，这些操作不需要以呈现的顺序来执行。
[0013]某些术语也可仅出于参考的目的而用于下面的描述中，并且因此不旨在是限制性的。例如，诸如“上”、“下”、“之上”以及“之下”之类的术语指的是进行参考的图中的方向。诸如“前面”、“后面”、“后方”以及“侧面”之类的术语描述在一致但任意的参照系内部件的部分的取向和/或位置，通过参考描述所讨论的部件的文本和关联的图使这清楚。此类术语可包括上面具体提到的词、其派生词以及意思相似的词。
[0014]如上面指出的，分区的管芯架构至少部分地受用于将分区的管芯耦合在一起的互连架构限制。例如，嵌入式多管芯互连桥（EMIB）架构的使用受凸块厚度变化（BTV）考量限制。通过使用玻璃贴片来改进EMIB架构中的BTV的尝试迄今为止尚未成功。特别地，玻璃贴片要求使用批量回流技术用于中级互连（MLI）。由于批量回流要求更大的凸块间距，因此必须将重分布层（RDL）添加到玻璃贴片以适应间距平移（translation）。RDL负面地影响厚度均匀性，从而抵消使用玻璃贴片的益处。
[0015]相应地，本文公开的实施例包括电子封装，该电子封装包括开放腔桥。开放腔桥可以包括无源互连，并且可能可以包括具有晶体管等等的有源区。
[0016]本文描述的一个或多个实施例涉及开放腔桥功率递送（power delivery）解决方案。本文描述的开放腔桥架构可以适合用于连接的多个管芯，同时提供更低成本、高带宽解决方案。在示例中，如与嵌入式桥架构相比，开放腔桥通常在桥顶上不具有表面布线（routing）。可以实现本文描述的实施例以解决此类问题。
[0017]为了提供上下文，先前的解决方案已经包括（a）使能具有管芯内部的布线的功率布线（由于硅内部的细迹线（trace），这可能引起高电阻），（b）导线（wire）接合解决方案，或者（c）穿硅通孔（TSV）解决方案，以将桥管芯连接到封装衬底布线。
[0018]根据本文描述的实施例，本文公开了若干功率递送架构，包括（1）通过填充有导电材料的模具（mold）/底部填充沟槽（underfill trench）的功率递送，（2）通过将桥连接到封装衬底布线的焊接/电连接的长导线或部件的功率递送，以及（3）具有电连接到衬底腔以用于功率递送的暴露侧面的桥。实现本文描述的实施例的优点可以包括（1）在不依赖于顶部管芯硅中布线的情况下将功率递送到顶部管芯（例如，递送到桥耦合的逻辑/存储器管芯），和/或（2）使能具有深连接性和功率递送的更大桥管芯。
[0019]在第一方面中，激光沟槽用于为开放腔桥架构提供功率递送位置。例如，激光形成的沟槽形成在桥上的逻辑管芯之间的位置中。激光沟槽可以形成在管芯之间的底部填充材料中或管芯之间的模具中。形成沟槽以暴露桥焊盘（pad）或凸块。然后，可以利用印刷导电粘合剂（adhesive）（例如，填充的铜或银）或焊料来填充沟槽。沟槽可以被“拉”到管芯占用面积（footprint）外部的位置（具有到衬底顶部的通孔），其中功率通过衬底而获得。作为示
例，图1和2是根据本公开的实施例的表示制造具有开放腔桥的电子封装的方法中的各种操作的截面图说明。图3是根据本公开的另一实施例的图2的电子封装的示例性布局的平面图说明。
[0020]参考图1，中间电子设备100包括具有交替的金属化层108和电介质层109的封装衬底102。封装衬底102还包括第一多个衬底焊盘（左112）和第二多个衬底焊盘（右112），其可以通过导电通孔110耦合到金属化层108。开放腔106在第一多个衬底焊盘（左112）和第二多个衬底焊盘（右112）之间。开放腔106具有底部和侧面。桥管芯104在开放腔106中。桥管芯104包括第一多本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电子设备，包括：具有交替的金属化层和电介质层的封装衬底，所述封装衬底包括：第一多个衬底焊盘和第二多个衬底焊盘；以及在所述第一多个衬底焊盘和所述第二多个衬底焊盘之间的开放腔，所述开放腔具有底部和侧面；在所述开放腔中的桥管芯，所述桥管芯包括第一多个桥焊盘、第二多个桥焊盘、在所述第一多个桥焊盘与所述第二多个桥焊盘之间的功率递送桥焊盘、以及导电迹线；耦合到所述第一多个衬底焊盘和所述第一多个桥焊盘的第一管芯；耦合到所述第二多个衬底焊盘和所述第二多个桥焊盘的第二管芯，所述第二管芯通过所述桥管芯的所述导电迹线耦合到所述第一管芯；以及耦合到所述功率递送桥焊盘的功率递送导电线。2.根据权利要求1所述的电子设备，进一步包括：在所述第一管芯与所述封装衬底之间、在所述第一管芯与所述桥管芯之间、在所述第二管芯与所述封装衬底之间、在所述第二管芯与所述桥管芯之间、以及在所述开放腔中的底部填充材料。3.根据权利要求2所述的电子设备，进一步包括：在所述第一管芯与所述第二管芯之间的所述底部填充材料中的沟槽，其中所述功率递送导电线在所述沟槽中。4.根据权利要求1、2或3所述的电子设备，其中所述封装衬底进一步包括在所述第一管芯和所述第二管芯的占用面积外部的衬底焊盘，其中所述功率递送导电线耦合到在所述第一管芯和所述第二管芯的所述占用面积外部的所述衬底焊盘。5.根据权利要求1、2或3所述的电子设备，进一步包括：将所述桥管芯耦合到所述开放腔的所述底部的焊料结构。6.根据权利要求5所述的电子设备，其中所述腔的所述底部具有暴露的金属层，其中所述桥管芯具有包括所述第一多个桥焊盘、所述第二多个桥焊盘、所述功率递送桥焊盘和所述导电迹线的第一侧面，并且所述桥管芯具有包括金属化层的第二侧面，并且其中所述焊料结构与所述桥管芯的所述金属化层接触并且与所述开放腔的所述底部的所述暴露的金属层接触。7.根据权利要求1、2或3所述的电子设备，进一步包括：将所述桥管芯耦合到所述开放腔的所述底部的粘合剂层。8.根据权利要求1、2或3所述的电子设备，其中所述第一管芯通过第一多个焊料结构耦合到所述第一多个衬底焊盘和所述第一多个桥焊盘，并且所述第二管芯通过第二多个焊料结构耦合到所述第二多个衬底焊盘和所述第二多个桥焊盘。9.根据权利要求1、2或3所述的电子设备，进一步包括：耦合到与所述第一管芯和所述第二管芯相对的所述封装衬底的侧面的板。10.根据权利要求1、2或3所述的电子设备，其中所述第一多个桥焊盘的相邻焊盘和所述第二多个桥焊盘的相邻焊盘具有第一间距，并且其中所述第一多个衬底焊盘的相邻焊盘和所述第二多个衬底焊盘的相邻焊盘具有大于所述第一间距的第二间距。11.根据权利要求10所述的电子设备，其中所述第一间距小于约100
µ
m，并且所述第二
间距大于约100
µ
m。12.一种电子设备，包括：具有交替的金属化层和电介质层的封装衬底，所述封装衬底包括：第一多个衬底焊盘和第二多个衬底焊盘；以及在所述第一多个衬底焊盘和所述第二多个衬底焊盘之间的开放腔，所述开放腔具有底部和侧面；在所述开放腔中的桥管芯，所述桥管芯包括第一多个桥焊盘、第二多个桥焊盘、在所述第一多个桥焊盘与所述第二多个桥焊盘之间的多个功率递送桥焊盘以及导电迹线；耦合到所述多个功率递送桥焊盘中对应的功率递送桥焊盘的多个桥焊料结构；耦合到所述第一多个衬底焊盘和所述第一多个桥焊盘的第一管芯；耦合到所述第二多个衬底焊盘和所述第二多个桥焊盘的第二管芯，所述第二管芯通过所述桥管芯的所述导电迹线耦合到所述第一管...

【专利技术属性】
技术研发人员：O，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：