半导体结构及其制造方法技术

本公开涉及半导体结构及其制造方法。一种结构包括：包括第一半导体区域和第二半导体区域的半导体衬底；在第一半导体区域中的第一晶体管；以及在第二半导体区域中的第二晶体管。第一晶体管包括：在第一半导体区域之上的第一栅极电介质；在第一栅极电介质之上并与其接触的第一功函数层；以及在第一功函数层之上的第一导电区域。第二晶体管包括：在第二半导体区域之上的第二栅极电介质；在第二栅极电介质之上并与其接触的第二功函数层，其中，第一功函数层和第二功函数层具有不同的功函数；以及在第二功函数层之上的第二导电区域。第二功函数层之上的第二导电区域。第二功函数层之上的第二导电区域。

【技术实现步骤摘要】
半导体结构及其制造方法


[0001]本公开涉及半导体结构及其制造方法。

技术介绍

[0002]晶体管是集成电路中的基本构建元件。晶体管的形成可以包括形成替换栅极，这些替换栅极包括高k栅极电介质和在高k栅极电介质之上的金属栅极电极。替代栅极的形成通常涉及沉积高k栅极电介质和在高k栅极电介质之上的金属层，然后执行化学机械抛光(CMP)以去除高k栅极电介质和金属层的多余部分。金属层的剩余部分形成金属栅极。
[0003]在MOS器件的常规形成方法中，可以通过堆叠多个功函数层来调节晶体管的阈值电压。例如，对于p型晶体管，可以堆叠多个氮化钛层来减小p型晶体管的阈值电压并产生多个阈值水平。

技术实现思路

[0004]根据本公开的一个方面，提供了一种制造半导体结构的方法，包括：形成栅极电介质，所述栅极电介质分别在第一器件区域和第二器件区域中的第一半导体区域和第二半导体区域之上延伸；沉积第一功函数层，所述第一功函数层延伸到所述第一半导体区域和所述第二半导体区域中并且在所述栅极电介质之上；从所述第二器件区域中去除所述第一功函数层，其中，所述第一功函数层被保留在所述第一器件区域中以形成第一晶体管的第一栅极堆叠的第一部分；沉积第二功函数层，其中，所述第二功函数层延伸到所述第一器件区域中并且在所述第一功函数层之上，并且所述第二功函数层延伸到所述第二器件区域中并且在所述栅极电介质之上；从所述第一器件区域中去除所述第二功函数层，其中，所述第二功函数层被保留在所述第二器件区域中以形成第二晶体管的第二栅极堆叠的第二部分；以及沉积粘合层，其中，所述粘合层延伸到所述第一器件区域中并且在所述第一功函数层之上，并且所述粘合层延伸到所述第二器件区域中并且在所述第二功函数层之上。
[0005]根据本公开的另一方面，提供了一种半导体结构，包括：半导体衬底，所述半导体衬底包括第一半导体区域和第二半导体区域；第一晶体管，所述第一晶体管包括：第一栅极电介质，所述第一栅极电介质在所述第一半导体区域之上；第一功函数层，所述第一功函数层在所述第一栅极电介质之上并与所述第一栅极电介质接触；以及第一导电区域，所述第一导电区域在所述第一功函数层之上；以及第二晶体管，所述第二晶体管包括：第二栅极电介质，所述第二栅极电介质在所述第二半导体区域之上；第二功函数层，所述第二功函数层在所述第二栅极电介质之上并与所述第二栅极电介质接触，其中，所述第一功函数层和所述第二功函数层具有不同的功函数；以及第二导电区域，所述第二导电区域在所述第二功函数层之上。
[0006]根据本公开的又一方面，提供了一种半导体结构，包括：体半导体衬底；第一鳍式场效应晶体管(FinFET)，包括：第一半导体鳍，所述第一半导体鳍突出高于所述体半导体衬底；第一高k电介质层，所述第一高k电介质层在所述第一半导体鳍的第一侧壁和第一顶表
面上；第一功函数层，所述第一功函数层在所述第一高k电介质层之上并与所述第一高k电介质层接触；第二功函数层，所述第二功函数层在所述第一功函数层之上并与所述第一功函数层接触；以及第一粘合层，所述第一粘合层在所述第二功函数层之上并与所述第二功函数层接触；以及第二FinFET，包括：第二半导体鳍，所述第二半导体鳍突出高于所述体半导体衬底；第二高k电介质层，所述第二高k电介质层在所述第二半导体鳍的第二侧壁和第二顶表面上；第三功函数层，所述第三功函数层在所述第二高k电介质层之上并与所述第二高k电介质层接触，其中，所述第一功函数层和所述第三功函数层具有不同的功函数并且均具有第一导电类型；第四功函数层，所述第四功函数层在所述第三功函数层之上并与所述第三功函数层接触，其中，所述第二功函数层和所述第四功函数层由相同的材料形成，该相同的材料具有与所述第一导电类型相反的第二导电类型；以及第二粘合层，所述第二粘合层在所述第四功函数层之上并与所述第四功函数层接触。
附图说明
[0007]在结合附图阅读下面的具体实施方式时，可以从下面的具体实施方式中最佳地理解本公开的各方面。注意，根据行业的标准实践，各种特征没有按比例绘制。事实上，为了讨论的清楚，各种特征的尺寸可能被任意地增大或缩小。
[0008]图1
‑
6、图7A、图7B、图8、图9A、图9B、图22和图23示出了根据一些实施例的在鳍式场效应晶体管(FinFET)的形成中的中间阶段的透视图和截面图。
[0009]图10至图21示出了根据一些实施例的在多个晶体管的栅极堆叠的形成中的中间阶段的透视图和截面图。
[0010]图24示出了根据一些实施例的用于形成FinFET的工艺流程。
[0011]图25示出了根据一些实施例的用于形成FinFET的栅极堆叠的工艺流程。
具体实施方式
[0012]下面的公开内容提供了用于实现本专利技术的不同特征的许多不同的实施例或示例。以下描述了组件和布置的特定示例以简化本公开。当然，这些只是示例，并不旨在进行限制。例如，在下面的描述中在第二特征之上或上形成第一特征可以包括其中第一特征和第二特征以直接接触方式形成的实施例，还可以包括可以在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。此外，本公开可以在各个示例中重复附图标记和/或字母。这种重复是为了简单和清楚的目的，本身并不指示所讨论的各个实施例和/或配置之间的关系。
[0013]此外，本文可使用空间相关术语(例如，“下方”、“之下”、“低于”、“上方”、“上部”等)以易于描述图中所示的一个要素或特征相对于另外(一个或多个)要素或(一个或多个)特征的关系。这些空间相关术语意在涵盖器件在使用或操作中的除了图中所示的定向之外的不同定向。装置可以以其他方式定向(旋转90度或以其他定向)，这里使用的空间相关描述符也可以相应地解释。
[0014]根据各种实施例，提供了具有不同阈值电压的晶体管及其形成方法。根据一些实施例示出了形成晶体管的中间阶段。讨论了一些实施例的一些变型。在所有各个视图和说明性实施例中，相同的参考编号用于指示相同的元件。根据一些实施例中，鳍式场效应晶体
管(FinFET)的形成被用作示例来讨论本公开的概念。其他类型的晶体管(例如，平面晶体管、栅极全环绕(GAA)晶体管)也可以采用本公开的概念。根据本公开的一些实施例，在功函数层的形成中，可以沉积具有不同的功函数的多个功函数层。可以使用相应的下部功函数层作为蚀刻停止层来蚀刻上部功函数层，从而限制FinFET中的功函数层的总厚度，同时可以实现不同水平的阈值电压。
[0015]图1
‑
6、图7A、图7B、图8、图9A、图9B、图22和图23示出了根据本公开的一些实施例的在鳍式场效应晶体管(FinFET)的形成中的中间阶段的截面图和透视图。这些附图中所示的工艺还示意性地反映在如图24所示的工艺流程200中。
[0016]在图1中，提供了衬底20。衬底20可以是半导体衬底，例如，体半导体、绝缘体上半导体(SOI)衬底等，其可以是掺杂的(例如，使用p型或n型掺杂剂)或未掺本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造半导体结构的方法，包括：形成栅极电介质，所述栅极电介质分别在第一器件区域和第二器件区域中的第一半导体区域和第二半导体区域之上延伸；沉积第一功函数层，所述第一功函数层延伸到所述第一半导体区域和所述第二半导体区域中并且在所述栅极电介质之上；从所述第二器件区域中去除所述第一功函数层，其中，所述第一功函数层被保留在所述第一器件区域中以形成第一晶体管的第一栅极堆叠的第一部分；沉积第二功函数层，其中，所述第二功函数层延伸到所述第一器件区域中并且在所述第一功函数层之上，并且所述第二功函数层延伸到所述第二器件区域中并且在所述栅极电介质之上；从所述第一器件区域中去除所述第二功函数层，其中，所述第二功函数层被保留在所述第二器件区域中以形成第二晶体管的第二栅极堆叠的第二部分；以及沉积粘合层，其中，所述粘合层延伸到所述第一器件区域中并且在所述第一功函数层之上，并且所述粘合层延伸到所述第二器件区域中并且在所述第二功函数层之上。2.根据权利要求1所述的方法，其中，沉积所述第一功函数层和沉积所述第二功函数层包括沉积不同的材料。3.根据权利要求2所述的方法，其中，所述第一功函数层和所述第二功函数层的功函数具有差异，并且所述差异大于50mV。4.根据权利要求1所述的方法，其中，所述第一功函数层由TiN形成，并且所述第二功函数层由WCN或TiSiN形成。5.根据权利要求1所述的方法，其中，在从所述第二器件区域中去除所述第一功函数层时，所述栅极电介质被用作蚀刻停止层。6.根据权利要求1所述的方法，其中，在从所述第一器件区域中去除所述第二功函数层时，所述第一功函数层被用作蚀刻停止层。7.根据权利要求1所述的方法，其中，所述第一功函数层和所述第二功函数层均为第一导电类型，并且所述方法还包括：沉积第三功函数层，所述第三功函数层延伸到所述第一器件区域中并且在所述第一功函数层之上，并且所述第三功函数层延伸到所述第二器件区域中并且在所述第二功函数层之上，其中，所述第三功函数层在所述粘合层下方，并且所述第三功函数层具有与所述第一导电类型相反的第二导电类型。8.根据权利要求7所述的方法，其中，所述粘合层在所述...

【专利技术属性】
技术研发人员：邱冠璋，李家庆，陈建豪，钟鸿钦，李显铭，徐志安，童宣瑜，吴仲强，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：