半导体器件及其制作方法技术

提供一种半导体器件及其形成方法。所述半导体器件包括位于衬底之上的波导。所述半导体器件包括位于衬底之上的第一介电结构，其中波导的一部分位于第一介电结构中。所述半导体器件包括位于波导下方的第二介电结构，其中第二介电结构的第一侧壁邻近衬底的第一侧壁。

【技术实现步骤摘要】
半导体器件及其制作方法
本专利技术的实施例是涉及一种半导体器件及其制作方法，且是涉及一种包括波导的半导体器件及其制作方法。
技术介绍
半导体器件用于例如移动电话、膝上型计算机(laptop)、台式计算机(desktop)、平板电脑(tablet)、手表、游戏系统及各种其他工业、商业及消费性电子组件(consumerelectronics)等众种电子器件。半导体器件一般包括半导体部分及形成在半导体部分内的配线部分。
技术实现思路
在一些实施例中，提供一种半导体器件。所述半导体器件包括位于衬底之上的波导。半导体器件包括位于衬底之上的第一介电结构，其中波导的一部分位于第一介电结构中。所述半导体器件包括位于波导下方的第二介电结构，其中第二介电结构的第一侧壁邻近衬底的第一侧壁。在一些实施例中，提供一种形成半导体器件的方法。所述方法包括在衬底之上形成第一介电结构，其中波导的一部分位于第一介电结构中。所述方法包括在波导下方形成第二介电结构。衬底的第一部分邻近第二介电结构的第一侧。衬底的第二部分邻近第二介电结构的第二侧。所述方法包括移除衬底的第一部分以在第一介电结构与衬底之间产生空隙，其中第二介电结构抑制对衬底的第二部分的移除。在一些实施例中，提供一种形成半导体器件的方法。所述方法包括在衬底中形成第一沟槽。所述方法包括在第一沟槽中形成第一介电结构。衬底的第一部分邻近第一介电结构的第一侧。衬底的第二部分邻近第一介电结构的第二侧。所述方法包括在衬底的第一部分及衬底的第二部分之上形成第二介电结构，其中波导的一部分位于第二介电结构中。所述方法包括移除衬底的第一部分，以在第二介电结构与衬底之间产生空隙，其中第一介电结构抑制对衬底的第二部分的移除。附图说明结合附图阅读以下详细说明，会最好地理解本公开的方面。注意，根据本行业中的标准惯例，各种特征并未按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。图1A至图1C示出根据一些实施例的处于制造阶段的半导体器件。图2A至图2C示出根据一些实施例的处于制造阶段的半导体器件。图3A至图3C示出根据一些实施例的处于制造阶段的半导体器件。图4A至图4D示出根据一些实施例的处于制造阶段的半导体器件。图5A至图5E示出根据一些实施例的处于制造阶段的半导体器件。图6A至图6C示出根据一些实施例的处于制造阶段的半导体器件。图7A至图7F示出根据一些实施例的处于制造阶段的半导体器件。图8A至图8F示出根据一些实施例的处于制造阶段的半导体器件。图9A至图9D示出根据一些实施例的处于制造阶段的半导体器件。图10A至图10E示出根据一些实施例的处于制造阶段的半导体器件。图11A至图11C示出根据一些实施例的处于制造阶段的半导体器件。图12A至图12C示出根据一些实施例的处于制造阶段的半导体器件。图13A至图13C示出根据一些实施例的处于制造阶段的半导体器件。图14A至图14C示出根据一些实施例的处于制造阶段的半导体器件。图15A至图15F示出根据一些实施例的处于制造阶段的半导体器件。图16A至图16F示出根据一些实施例的处于制造阶段的半导体器件。图17示出根据一些实施例的半导体器件。图18示出根据一些实施例的半导体器件。图19示出根据一些实施例的半导体器件。具体实施方式以下公开内容提供用于实施所提供主题的不同特征的若干不同的实施例或例子。以下阐述组件及排列的具体例子以简化本公开。当然，这些仅为例子而非旨在进行限制。例如，在以下说明中，在第二特征之上或第二特征上形成第一特征可包括其中第一特征与第二特征被形成为直接接触的实施例，并且也可包括其中第一特征与第二特征之间可形成附加特征从而使得第一特征与第二特征可不直接接触的实施例。另外，本公开在各种例子中可重复使用参考编号或字母。此种重复使用是出于简明及清晰的目的，而自身并不表示所论述的各种实施例或配置之间的关系。此外，为易于说明，本文中可能使用例如“在…下方(beneath)”、“在…下面(below)”、“下部的(lower)”、“在…上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个组件或特征与另一(其他)组件或特征的关系。所述空间相对性用语旨在除图中所示的取向外还囊括器件在使用或操作中的不同取向。装置可具有其他取向(旋转90度或处于其他取向)，并且本文中所使用的空间相对性描述语可同样相应地进行解释。一些实施例涉及一种半导体器件。根据一些实施例，所述半导体器件包括位于衬底之上的波导及位于衬底之上的第一介电结构，其中波导的一部分位于第一介电结构中。所述半导体器件包括位于波导下方的第二介电结构。第二介电结构的第一侧壁邻近衬底的第一部分的第一侧壁。第二介电结构的第二侧壁邻近衬底的第二部分的第一侧壁。半导体器件的其他结构及配置在本公开的范围内。衬底的第二部分被移除，使得衬底与第一介电结构之间的所得空隙(void)至少部分地由第二介电结构的第二侧壁界定。当衬底的第二部分被移除时，第二介电结构抑制对衬底的第一部分的移除。在一些实施例中，半导体器件包括通信器件(例如收发器)、光子器件(例如硅系光子集成电路(integratedcircuit，IC))或不同类型的器件中的至少一者。半导体器件被配置用于光通信或光信号传播中的至少一者。半导体器件的其他结构及配置在本公开的范围内。在一些实施例中，第一介电结构是耦合器结构。光信号经由第一介电结构传送到组件(例如光纤或不同的组件中的至少一者)。衬底与第一介电结构之间的空隙抑制光信号泄漏到衬底中。第二介电结构为包含波导的第一介电结构提供结构支撑，以抑制第一介电结构在朝向空隙的方向上弯曲或下垂，其中此种偏转导致从波导传送到组件的光信号的减少(例如由于波导与组件之间的未对准)。第二介电结构的存在起到例如通过以下方式对信号传送进行促成、促进、增强等等的作用：管控所移除的衬底的量，以使空隙的大小被确定为足以抑制信号泄漏，但又不至于大到使波导下垂且因此与组件未对准。图1A至8F示出根据一些实施例的处于各种制造阶段的半导体器件100。图1A、图2A、图3A、图4A、图5A、图6A、图7A及图8A示出处于各种制造阶段的半导体器件100的俯视图。图1B、图2B、图3B、图4B、图5B、图6B、图7B及图8B分别示出沿图1A、图2A、图3A、图4A、图5A、图6A、图7A及图8A所示的线B-B截取的半导体器件100的剖视图。图1C、图2C、图3C、图4C、图5C、图6C、图7C及图8C分别示出沿图1A、图2A、图3A、图4A、图5A、图6A、图7A及图8A所示的线C-C截取的半导体器件100的剖视图。图4D、图5D、图7D及图8D分别示出沿图4A、图5A、图7A及图8A所示的线D-D截取的半导体器件100的剖视图。图5E、图7E及图8E分别示出沿图5A、图7A及图8A所示的线E-E截取的半导体器本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n波导，位于衬底之上；/n第一介电结构，位于所述衬底之上，其中所述波导的一部分位于所述第一介电结构中；以及/n第二介电结构，位于所述波导下方，其中所述第二介电结构的第一侧壁邻近所述衬底的第一侧壁。/n

【技术特征摘要】
20200227 US 16/802,7041.一种半导体器件，包括：
波导，位于衬底之上；
第一介电结构，位于所述衬底之上，其中所述波导的一部分位于所述第一介电结构中；以及
第二介电结构，位于所述波导下方，其中所述第二介电结构的第一侧壁邻近所述衬底的第一侧壁。


2.根据权利要求1所述的半导体器件，其中在所述第一介电结构与所述衬底之间设置有空隙。


3.根据权利要求1所述的半导体器件，包括：
第三介电结构，位于所述波导下方，其中所述第三介电结构的第一侧壁邻近所述衬底的第二侧壁。


4.一种形成半导体器件的方法，包括：
在衬底之上形成第一介电结构，其中波导的一部分位于所述第一介电结构中；
在所述波导下方形成第二介电结构，其中：
所述衬底的第一部分邻近所述第二介电结构的第一侧；及
所述衬底的第二部分邻近所述第二介电结构的第二侧；以及
移除所述衬底的所述第一部分以在所述第一介电结构与所述衬底之间产生空隙，其中所述第二介电结构抑制对所述衬底的所述第二部分的移除。


5.根据权利要求4所述形成半导体器件的方法，其中形成所述第二介电结构包括：
在所述衬底中形成第一沟槽；以及
用第一介电材料填充所述第一沟槽。


6.根据权利要求4所述形成半导体器件的方法，其中形成所述第一介电结构包括：
在所述衬底之上形成第一介电层；
在所述第一介电层之上形成所述波导；
在所述第一介电层之上形成第二介电层；以及
图案化所述第一介电层及所述第二介电层以形成所述第一介电结构。


7....

【专利技术属性】
技术研发人员：陈怡臻，曾李全，林诗玮，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71