半导体元件及其制造方法技术

本发明专利技术公开了一种半导体元件及其制造方法，该半导体元件包括:衬底，具有第一导电型；第一阱区，设置于所述衬底中且具有第二导电型；第二阱区，设置于所述衬底中且具有所述第一导电型；源极区与漏极区，具有所述第二导电型，分别设置于所述第二阱区与所述第一阱区中；隔离结构，设置于所述源极区与所述漏极区之间；栅极结构，设置于所述源极区与所述漏极区之间的所述衬底上，其中所述栅极结构覆盖部分的所述隔离结构；第一顶掺杂区，设置于所述源极区下方的所述第二阱区中且具有所述第一导电型；以及第二顶掺杂区，设置于所述隔离结构下方的所述第一阱区中且具有所述第一导电型。

【技术实现步骤摘要】
半导体元件及其制造方法
本专利技术是有关于一种半导体元件及其制造方法，且特别是有关于一种超高压半导体元件及其制造方法。
技术介绍
超高压半导体元件在操作时必须具备较高的击穿电压(breakdownvoltage)以及较低的导通电阻(on-stateresistance)。目前的超高压半导体元件由于衬底的阻值较高，以致击穿电压无法有效提升。
技术实现思路
本专利技术提供一种半导体元件及其制造方法，可以降低电流路径的阻值，提升半导体元件的击穿电压。本专利技术的半导体元件包括:衬底，具有第一导电型；第一阱区，设置于所述衬底中且具有第二导电型；第二阱区，设置于所述衬底中且具有所述第一导电型；源极区与漏极区，设置于所述衬底中且具有所述第二导电型，所述漏极区位于所述第一阱区中，所述源极区位于所述第二阱区中；隔离结构，设置于所述源极区与所述漏极区之间；栅极结构，设置于所述源极区与所述漏极区之间的所述衬底上，其中所述栅极结构覆盖部分的所述隔离结构；第一顶掺杂区，设置于所述源极区下方的所述第二阱区中且具有所述第一导电型；以及第二顶掺杂本文档来自技高网...

【技术保护点】
1.一种半导体元件，包括:/n衬底，具有第一导电型；/n第一阱区，设置于所述衬底中且具有第二导电型；/n第二阱区，设置于所述衬底中且具有所述第一导电型；/n源极区与漏极区，设置于所述衬底中且具有所述第二导电型，所述漏极区位于所述第一阱区中，所述源极区位于所述第二阱区中；/n隔离结构，设置于所述源极区与所述漏极区之间；/n栅极结构，设置于所述源极区与所述漏极区之间的所述衬底上，其中所述栅极结构覆盖部分的所述隔离结构；/n第一顶掺杂区，设置于所述源极区下方的所述第二阱区中且具有所述第一导电型；以及/n第二顶掺杂区，设置于所述隔离结构下方的所述第一阱区中且具有所述第一导电型。/n

【技术特征摘要】
1.一种半导体元件，包括:
衬底，具有第一导电型；
第一阱区，设置于所述衬底中且具有第二导电型；
第二阱区，设置于所述衬底中且具有所述第一导电型；
源极区与漏极区，设置于所述衬底中且具有所述第二导电型，所述漏极区位于所述第一阱区中，所述源极区位于所述第二阱区中；
隔离结构，设置于所述源极区与所述漏极区之间；
栅极结构，设置于所述源极区与所述漏极区之间的所述衬底上，其中所述栅极结构覆盖部分的所述隔离结构；
第一顶掺杂区，设置于所述源极区下方的所述第二阱区中且具有所述第一导电型；以及
第二顶掺杂区，设置于所述隔离结构下方的所述第一阱区中且具有所述第一导电型。


2.根据权利要求1所述的半导体元件，还包括具有所述第一导电型的掺杂区，位于所述第二阱区中，且位于第一顶掺杂区上方，与所述源极区相邻。


3.根据权利要求2所述的半导体元件，还包括具有第一导电型的第一梯区与第二梯区，所述第一梯区位于所述掺杂区以及所述源极区之间，所述第二梯区位于所述隔离结构与所述第二顶掺杂区之间。


4.根据权利要求3所述的半导体元件，其中所述源极区与所述漏极区之间包括多个直线区域以及多个转弯区域形成的多个指状区域，所述隔离结构形成在所述多个指状区域上。


5.根据权利要求4所述的半导体元件，其中所述第一顶掺杂区与所述第一梯区位于所述多个指状区域外围的外围区域中；所述第一顶掺杂区与所述第一梯区位于所述多个指状区域中。


6.一种半导体元件的制造方法，包括:...

【专利技术属性】
技术研发人员：萧逸璿，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾;71