半导体结构、半导体装置及其形成方法制造方法及图纸

本公开的各种实施例是针对一种包括设置在有源层与衬底之间的缓冲层的半导体结构。有源层上覆于衬底。衬底和缓冲层包括在远离有源层的方向上从有源层的底面垂直延伸的多个柱结构。顶部电极上覆于有源层的上表面。底部电极位于衬底之下。底部电极包括导电体和多个导电结构，多个导电结构分别沿着柱结构的侧壁从导电体连续地延伸到有源层的下表面。

【技术实现步骤摘要】
半导体结构、半导体装置及其形成方法
技术介绍
本公开实施例涉及半导体结构、半导体组件及其形成方法。过去三十年的标准一直是基于硅的半导体装置(例如晶体管和光电二极管)。然而，基于替代性材料的半导体装置愈来愈受到关注。举例来说，基于III-V族半导体材料的半导体装置已被广泛使用于高功率应用。这是因为III-V族半导体材料的高电子迁移率和低温度系数使其可以承载大电流且支持高电压。
技术实现思路
在一些实施例中，本公开提供一种半导体结构，包括衬底；上覆于衬底的有源层；设置在衬底与有源层之间的缓冲层，其中衬底和缓冲层包括在远离有源层的方向上从有源层的底面垂直延伸的多个柱结构；上覆于有源层的上表面的顶部电极；以及位于衬底之下的底部电极，其中底部电极包括导电体和分别沿着柱结构的侧壁从导电体连续地延伸到有源层的下表面的多个导电结构。在一些实施例中，本公开提供一种半导体装置，包括：包括第一材料的衬底；上覆于衬底且包括与第一材料不同的第一III-V族材料的有源层；上覆于衬底且包括与第一材料和第一III-V族材料不同的第二III-V族材料的缓冲层，其中缓冲层和衬底包括从有源层的底面延伸到低于有源层的底面的点的多个柱结构；直接接触有源层的顶面的顶部电极；以及位于有源层之下的底部电极，其中底部电极侧向包围多个柱结构中的每一柱结构，其中底部电极侧向设置在多个柱结构中的相邻柱结构之间，且其中底部电极直接接触有源层的下表面。在一些实施例中，本公开提供一种用于形成半导体装置的方法，所述方法包括：在衬底上方形成缓冲层，其中缓冲层包括第一III-V族材料；在缓冲层上方形成有源层，其中有源层包括与第一III-V族材料不同的第二III-V族材料；沿着有源层的第一表面形成顶部电极；图案化缓冲层和衬底以界定多个开口和多个柱结构，使得柱结构通过多个开口中的相应开口彼此侧向偏移，其中图案化工艺暴露有源层的第二表面，其中第二表面与第一表面相对；以及沿着衬底、缓冲层以及有源层形成底部电极，其中底部电极直接接触有源层的第二表面，其中底部电极侧向包围多个柱结构中的每一柱结构。附图说明当结合附图阅读时从以下详细描述最好地理解本公开的各方面。应注意，根据业界中的标准惯例，各个特征未按比例绘制。实际上，为了论述清楚起见，可任意增大或减小各个特征的尺寸。图1示出具有设置在顶部电极与底部电极之间的有源层的半导体装置的一些实施例的横截面图。图2A到图2D示出根据图1中的线的图1的半导体装置的一些替代性实施例的各种俯视图。图3A和图3B示出具有设置在顶部电极与底部电极之间的有源层的半导体装置的一些替代性实施例的横截面图。图4示出包括内连线结构的半导体装置的一些实施例的横截面图，所述内连线结构上覆于设置在顶部电极与底部电极之间的有源层。图5到图12示出形成具有上覆于衬底的有源层的III-V族装置的方法的一些实施例的一系列各种视图。图13示出形成具有上覆于衬底的有源层的III-V族装置的方法的一些实施例的框图。附图标号说明100：半导体结构；102：衬底；104：缓冲层；105：第一掺杂区；106：有源层；106ls：下表面；108：第二掺杂区；108p：突起；110：未掺杂区；112：顶部电极；114：底部电极；114a：导电体；114b：导电结构；115：柱结构；116：开口；118：第一节点；120：第二节点；200a、200b、200c、200d：俯视图；300a、300b：半导体装置；303：接触区；304：上部缓冲层；305：异质结；306：上部电极；307：耗尽区；308：漏极节点；309：路径；310：栅极电极节点；312：源极节点；314：栅极结构；316：栅极介电层；400：集成芯片；402：半导体管芯；406：III-V族装置；409：内连线结构；410：内连线介电结构；412：隔离结构；414：导通孔；416：导电线；500、600、700、800、900、1100：横截面图；1000a、1000b、1000c、1000d：俯视图；1300：方法；1302、1304、1306、1308、1310、1312、1314：动作；A-A'、B-B'：线；D：直径；d1：距离；L：长度；W：宽度。具体实施方式本公开提供用于实施本公开的不同特征的许多不同实施例或实例。下文描述组件和布置的特定实例来简化本公开。当然，这些仅是实例且并不希望为限制性的。举例来说，在以下描述中，第一特征在第二特征上方或第二特征上形成可包括第一特征与第二特征直接接触地形成的实施例，且还可包括可在第一特征与第二特征之间形成额外特征从而使得第一特征与第二特征可以不直接接触的实施例。另外，本公开可在各种实例中重复附图标号和/或字母。此重复是出于简单和清晰的目的，且本身并不指示所论述的各种实施例和/或配置之间的关系。此外，为易于描述，本文中可使用空间相对术语，例如“在…下方”、“下方”、“下部”、“在…上方”、“上部”以及其类似者，来描述如图式中所示出的一个组件或特征与另外一或多个组件或特征的关系。除图中所描绘的定向以外，空间相关术语意欲涵盖在使用或操作中的装置的不同定向。设备可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相关描述词也可相应地进行解释。III-V族装置通常形成于硅衬底上。其中，硅衬底是便宜的且可容易地以广泛多种大小获得。形成于硅衬底上的III-V族装置可包括上覆于硅衬底的缓冲层和上覆于缓冲层的有源层。硅衬底可具有(111)结晶取向且接触缓冲层。缓冲层可包括氮化铝镓且充当用于形成上覆层(例如，可包括氮化镓的有源层)的晶种层。有源层上覆于缓冲层且可包括一或多个掺杂区，使得III-V族装置被配置成晶体管、二极管等。顶部电极接触有源层的上表面。移除至少一部分的缓冲层和硅衬底，以暴露有源层的下表面，使得底部电极可沿着有源层的下表面设置。这有助于底部电极具有与有源层的欧姆接触。III-V族装置可以多个不同方式形成。举例来说，缓冲层可形成在硅衬底上方，且有源层可形成在缓冲层上方。由于有源层形成于缓冲层上方，有源层的晶格常数将与缓冲层的晶格常数一致，使得有源层在形成于缓冲层上之后具有应变晶格常数(例如，有源层将具有较短晶格常数)。应变晶格常数可提高跨过有源层的电荷载流子(例如，电子及/或电洞)的迁移率。此外，管芯可旋转且随后接合到上覆于载体衬底的底部电极，使得有源层的下表面接触底部电极。硅衬底和缓冲层可执行移除工艺以移除，由此暴露有源层的上表面。最终，沿着有源层的上表面形成顶部电极。然而，在此配置中，工艺是复杂的，且本文档来自技高网...

【技术保护点】
1.一种半导体结构，其特征在于包括：/n衬底；/n有源层，上覆于所述衬底；/n缓冲层，设置在所述衬底与所述有源层之间，其中所述衬底和所述缓冲层包括多个柱结构，所述多个柱结构在远离所述有源层的方向上从所述有源层的底面垂直延伸；/n顶部电极，上覆于所述有源层的上表面；以及/n底部电极，位于所述衬底之下，其中所述底部电极包括导电体和多个导电结构，所述多个导电结构分别沿着所述多个柱结构的侧壁从所述导电体连续地延伸到所述有源层的下表面。/n

【技术特征摘要】
20200527 US 16/884,2921.一种半导体结构，其特征在于包括：
衬底；
有源层，上覆于所述衬底；
缓冲层，设置在所述衬底与所述有源层之间，其中所述衬底和所述缓冲层包括多个柱结构，所述多个柱结构在远离所述有源层的方向上从所述有源层的底面垂直延伸；
顶部电极，上覆于所述有源层的上表面；以及
底部电极，位于所述衬底之下，其中所述底部电极包括导电体和多个导电结构，所述多个导电结构分别沿着所述多个柱结构的侧壁从所述导电体连续地延伸到所述有源层的下表面。


2.根据权利要求1所述的半导体结构，其中所述有源层的所述底面从所述有源层的所述下表面垂直偏移非零距离。


3.根据权利要求1所述的半导体结构，其中所述底部电极直接接触所述有源层且与所述有源层形成欧姆接触。


4.根据权利要求1所述的半导体结构，其中所述有源层包括第一III-V族材料，且所述缓冲层包括与所述第一III-V族材料不同的第二III-V族材料。


5.根据权利要求1所述的半导体结构，其中所述导电结构分别包括多个相对的细长垂直导电段和水平导电段，其中所述水平导电段在所述多个相对的细长垂直导电段之间连续地延伸，其中所述水平导电段沿着所述有源层的所述下表面连续地延伸，且其中所述多个相对的细长垂直导电段分别沿着所述衬底的侧壁连续地延伸到所述缓冲层的侧壁。


6.根据权利要求1所述的半导体结构，进一步包括：
上部缓冲层，设置在所述有源层与所述顶部电极之间，其中所述上部缓冲层包括与所述缓冲层相同的材料；
未掺杂区，设置在所述有源层内，其中所述未掺杂区接触所述上部缓冲层；
第一掺杂区，设置在所述有源层内且位于所述未掺杂区之下，其中所述第一掺杂区包括第一掺杂类型；以及
第二掺杂区，设置在所述有源层内且位于所述未掺杂区之下，其中所述第二掺杂区包括与所述第一掺杂类型相反的第二掺杂类型，其中所述第二掺杂...

【专利技术属性】
技术研发人员：张耀中，蔡俊琳，苏如意，王炜，杨伟臣，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71