一种电平位移电路制造技术

本发明专利技术涉及一种电平位移电路，所述电路包括VDD为芯片电源，GND为芯片地；HB为半桥高边侧浮动电源；HS为半桥高边侧浮动地；N1、N2为承受半桥高压的MOS；电阻R1、R2为产生电压差的两个电阻；三极管Q1、Q2、Q3、Q4组成两组电流镜；三极管Q5为一路电流源，分别为Q1支路或Q3支路提供偏置电流，偏置电流的大小由偏置电压Vb和电阻R3或R4决定；P1、P2为控制两组电流镜是否产生电流的开关管，分别由脉冲信号pulse1、pulse2控制；P3、P4为采样开关管；R5、R6电阻及N3为RS锁存器产生初始状态；PulseGen模块接收DRV_IN信号，产生两路低窄脉冲信号pulse1和pulse2,RS锁存器产生输出信号DRV_OUT，该信号控制后续的驱动电路；方案新颖、简洁，可将电路功耗限制地极低，功耗值精确。

【技术实现步骤摘要】
一种电平位移电路
本专利技术涉及一种电平位移电路，属于电源管理

技术介绍
在高压半桥驱动电路中，需要产生两路驱动信号，一路是高边驱动，一路是低边驱动，而高边驱动信号的产生需要专门的电平位移电路进行电压域转换。在应用中，高压半桥应用从几十伏到几百伏不等，驱动芯片内部需要集成能耐该电压的器件进行电压域转换。如图1所示，为现有技术的电平转换电路拓扑结构。VDD为芯片的电源电压；GND为芯片地，HB为半桥高压侧浮动电源电压；HS为半桥高压侧浮动地；R1、R2为电阻；N1、N2为高耐压MOS，确保能承受半桥高压侧电源电压，PulseGen为脉冲产生模块，根据驱动信号DRV_IN变高或变低，选择产生两路脉冲信号，控制N1或N2；RS锁存器为与非门型锁存器，输出驱动信号DRV_OUT，控制后续的驱动电路。工作原理：DRV_IN信号变高，PulseGen产生pulse1窄脉冲，控制N1短暂导通，对于RS锁存器，S为高，R为低，因此输出DRV_OUT变高，即使窄脉冲消失后，RS锁存器处于锁存状态，DRV_OUT一直保持为高；DRV_IN信号变低，PulseGen产生pulse2窄脉冲，控制N2短暂导通，对于RS锁存器，S为低，R为高，DRV_OUT变低，即使窄脉冲消失后，DRV_OUT一直保持为低。相关波形如图2所示。该电平位移结构，利用窄脉冲，减小N1、N2的导通时间，以此降低电阻R1、R2上的功耗，但该结构的难点在于N1或N2导通时，不能直接将R1或R2下端的电压直接拉到0V，否则会导致后面RS锁存器的MOS管发生栅氧击穿，且同时在R1或R2上的功耗还是偏大，且不易控制；如果R1或R2的下端电压下拉过少，后面的RS锁存器又存在不易翻转的情况，从而DRV_OUT信号不能正常输出。因此，迫切的需要一种新的方案解决上述技术问题。
技术实现思路
本专利技术正是针对现有技术中存在的问题，提供一种电平位移电路，该技术方案可以精准控制R1或R2下端电压的偏移量，既能保证后续的RS锁存器进行翻转，又能保证电阻上产生的功耗进一步降低。为了实现上述目的，本专利技术的技术方案如下，一种电平位移电路，所述电路包括VDD为芯片电源，通常10～30V；GND为芯片地；HB为半桥高边侧浮动电源，通常几十伏至几百伏；HS为半桥高边侧浮动地；N1、N2为承受半桥高压的MOS；电阻R1、R2为产生电压差的两个电阻；三极管Q1、Q2、Q3、Q4组成两组电流镜；三极管Q5为一路电流源，分别为Q1支路或Q3支路提供偏置电流，偏置电流的大小由偏置电压Vb和电阻R3或R4决定；P1、P2为控制两组电流镜是否产生电流的开关管，分别由脉冲信号pulse1、pulse2控制；P3、P4为采样开关管；R5、R6电阻及N3为RS锁存器产生初始状态；PulseGen模块接收DRV_IN信号，产生两路低窄脉冲信号pulse1和pulse2，窄脉冲信号的波形在模块内示意；RS锁存器产生输出信号DRV_OUT，该信号控制后续的驱动电路。其中，所述三极管Q5的发射极分别连接P1和P2的Source端，P1的Gate端接pulse1信号，P1的Drain端接电阻R3，电阻R3另一端接三极管Q1的集电极、基极，及三极管Q2的基极，三极管Q1、Q2的发射极接地，三极管Q2的集电极接N1的Source端，N1的Gate端接VDD，N1的Drain端接电阻R1、P3的Source端、P4的Gate端，R1的另一端接浮动HB；P2的Drain端接R4,R4另一端接Q3的集电极、基极，及Q4的基极，三极管Q3、Q4的发射极接地，三极管Q4的集电极接N2的Source端，N2的Gate端接VDD，N2的Drain端接电阻R2、P4的Source端、P3的Gate端，R1的另一端接浮动HB；P3的Drain端接R5和RS触发器，R5的另一端接地，P4的Drain接R6、N3的Drain端、RS触发器，R6的另一端接地，N3的Source端接地。进一步地，HB为半桥高边侧浮动电源，设置为几十伏至几百伏。进一步地，VDD为芯片电源，设置为10～30V。相对于现有技术，本专利技术具有如下优点，该技术方案提出了一种用于半桥驱动的电平位移电路，该电路的功耗控制极其精确且方便；整个技术方案新颖、简洁、实用的电平位移电路，在电路功耗的设计上提出了新思路，可将电路功耗限制地极低，控制方法方便，功耗值精确。附图说明图1为现有技术电路示意图；图2为现有技术相关波形示意图；图3为本专利技术电路原理示意图；图4为本专利技术得到的窄脉冲信息示意图；具体实施方式：为了加深对本专利技术的理解，下面结合附图对本实施例做详细的说明。实施例1：一种电平位移电路，如图3所示，VDD为芯片电源，通常10～30V；GND为芯片地；HB为半桥高边侧浮动电源，通常几十伏至几百伏；HS为半桥高边侧浮动地；N1、N2为承受半桥高压的MOS；R1、R2为产生电压差的两个电阻；Q1、Q2、Q3、Q4组成两组电流镜；Q5为一路电流源，分别为Q1支路或Q3支路提供偏置电流，偏置电流的大小由偏置电压Vb和电阻R3或R4决定；P1、P2为控制两组电流镜是否产生电流的开关管，分别由脉冲信号pulse1、pulse2控制；P3、P4为采样开关管；R5、R6电阻及N3为RS锁存器产生初始状态；PulseGen模块接收DRV_IN信号，产生两路低窄脉冲信号pulse1和pulse2，窄脉冲信号的波形在模块内示意；RS锁存器产生输出信号DRV_OUT，该信号控制后续的驱动电路；其中，所述三极管Q5的发射极分别连接P1和P2的Source端，P1的Gate端接pulse1信号，P1的Drain端接电阻R3，电阻R3另一端接三极管Q1的集电极、基极，及三极管Q2的基极，三极管Q1、Q2的发射极接地，三极管Q2的集电极接N1的Source端，N1的Gate端接VDD，N1的Drain端接电阻R1、P3的Source端、P4的Gate端，R1的另一端接浮动HB；P2的Drain端接R4,R4另一端接Q3的集电极、基极，及Q4的基极，三极管Q3、Q4的发射极接地，三极管Q4的集电极接N2的Source端，N2的Gate端接VDD，N2的Drain端接电阻R2、P4的Source端、P3的Gate端，R1的另一端接浮动HB；P3的Drain端接R5和RS触发器，R5的另一端接地，P4的Drain接R6、N3的Drain端、RS触发器，R6的另一端接地，N3的Source端接地。VDD为芯片电源，设置为10～30V。HB为半桥高边侧浮动电源，设置为几十伏至几百伏。工作原理：DRV_IN信号变高，PulseGen模块的pulse1信号产生低电平窄脉冲，则Q1、Q2电流镜产生电流，Q1的电流大小可表示为：Q1、Q2可设计成N：1的个数比例，则Q2的电流大小可表示为：R1电阻上的压降可表示为：设计时，将R1、R3电阻进行匹配设计，则R1电阻的压降将会经常精准；R1上产生压降后本文档来自技高网...

【技术保护点】
1.一种电平位移电路，其特征在于，所述电路包括VDD为芯片电源，GND为芯片地；HB为半桥高边侧浮动电源；HS为半桥高边侧浮动地；N1、N2为承受半桥高压的MOS；电阻R1、R2为产生电压差的两个电阻；三极管Q1、Q2、Q3、Q4组成两组电流镜；三极管Q5为一路电流源，分别为Q1支路或Q3支路提供偏置电流，偏置电流的大小由偏置电压Vb和电阻R3或R4决定；P1、P2为控制两组电流镜是否产生电流的开关管，分别由脉冲信号pulse1、pulse2控制；P3、P4为采样开关管；R5、R6电阻及N3为RS锁存器产生初始状态；PulseGen模块接收DRV_IN信号，产生两路低窄脉冲信号pulse1和pulse2，窄脉冲信号的波形在模块内显示；RS锁存器产生输出信号DRV_OUT，该信号控制后续的驱动电路。/n

【技术特征摘要】
1.一种电平位移电路，其特征在于，所述电路包括VDD为芯片电源，GND为芯片地；HB为半桥高边侧浮动电源；HS为半桥高边侧浮动地；N1、N2为承受半桥高压的MOS；电阻R1、R2为产生电压差的两个电阻；三极管Q1、Q2、Q3、Q4组成两组电流镜；三极管Q5为一路电流源，分别为Q1支路或Q3支路提供偏置电流，偏置电流的大小由偏置电压Vb和电阻R3或R4决定；P1、P2为控制两组电流镜是否产生电流的开关管，分别由脉冲信号pulse1、pulse2控制；P3、P4为采样开关管；R5、R6电阻及N3为RS锁存器产生初始状态；PulseGen模块接收DRV_IN信号，产生两路低窄脉冲信号pulse1和pulse2，窄脉冲信号的波形在模块内显示；RS锁存器产生输出信号DRV_OUT，该信号控制后续的驱动电路。


2.根据权利要求1所述的电平位移电路，其特征在于，所述三极管Q5的发射极分别连接P1和P2的Source端，P1的Gate端接pulse1信号，P1的Drain端接电阻R3，电...

【专利技术属性】
技术研发人员：涂才根，张胜，谭在超，罗寅，丁国华，
申请(专利权)人：苏州锴威特半导体股份有限公司，
类型：新型
国别省市：江苏;32