可复用编程修调电路及修调方法技术

本发明专利技术揭示了一种可复用编程修调电路及修调方法，包括预处理电路、第一I/O模块202、第二I/O模块、I2C模块、第一密码处理电路、第二密码处理电路；所述预处理电路201用以在上电之后生成第一使能信号EN1，所述预处理电路的输出端连接至I2C模块的输入端；所述第一I/O模块的输出端连接所述I2C模块的第一输入端口SCL；所述第二I/O模块的输出端连接所述I2C模块的第二输入端口SDA；所述第一密码处理电路的输入端连接所述I2C模块内部第一寄存器模块的输出端；所述第二密码处理电路的输入连接所述I2C模块内部第二寄存器模块的输出。本发明专利技术提出的可复用编程修调电路及修调方法，可提高电路的灵活性，可重复使用，可有效防止误操作，应用范围广。

【技术实现步骤摘要】
可复用编程修调电路及修调方法
本专利技术属于电路修调
，涉及一种修调电路，尤其涉及一种可复用编程修调电路及修调方法。
技术介绍
修调技术广泛应用于DAC、ADC、基准源以及各种高精度集成电路的微调中，当前常用的修调方式主要有三种：第一种是电阻薄膜的激光修调技术，通过切掉部分电阻材料来增加阻值；第二种是熔丝修调技术，采用电压源或电流源，将并联到电阻两端的熔丝烧断以此增大阻值实现修调；第三种是二极管短路修调技术，与熔丝修调技术相似，通过减小阻值实现修调。激光修调技术需要额外的激光修调系统，增大了电阻薄膜的制造难度与成本；熔丝修调技术和二极管短路修调技术需要引入额外的修调点。有鉴于此，如今迫切需要设计一种新的修调方式，以便克服现有修调方式存在的上述至少部分缺陷。
技术实现思路
本专利技术提供一种可复用编程修调电路及修调方法，可提高电路的灵活性，可重复使用，可有效防止误操作，应用范围广。为解决上述技术问题，根据本专利技术的一个方面，采用如下技术方案：一种可复用编程修调电路，所述可复用编程修调电路包括：预处理电路、第一I/O模块、第二I/O模块、I2C模块、第一密码处理电路、第二密码处理电路；所述预处理电路用以在上电之后生成第一使能信号EN1，所述预处理电路的输出端连接至I2C模块的输入端；所述预处理电路生成的第一使能信号EN1能叫醒I2C地址，使I2C模块内的第一寄存器模块正常读写；所述第一I/O模块的输出端连接所述I2C模块的第一输入端口SCL，为所述I2C模块提供时钟信号SCL_IN；所述第二I/O模块的输出端连接所述I2C模块的第二输入端口SDA，为所述I2C模块提供驱动I2C模块的SDA_IN信号，使所述I2C模块内部的第一寄存器模块写入第一密码；所述第一密码处理电路的输入端连接所述I2C模块内部第一寄存器模块的输出端，在第一密码处理电路验证密码正确时，所述第一密码处理电路输出第二使能信号EN2，反馈至所述I2C模块的输入端，使所述I2C模块内部第二寄存器模块和第三寄存器模块能够正常读写；在第一密码处理电路验证密码错误时，修调操作中止；SDA_IN信号继续写入第二寄存器模块；所述第二密码处理电路的输入连接所述I2C模块内部第二寄存器模块的输出；在第二密码处理电路验证密码正确时，第二密码处理电路输出修调控制信号EN_PROG，修调命令写入第三寄存器模块，并输出信号TRIM_IN；不同的SDA信号可写入不同组合的修调命令，从而输出不同的TRIM_IN信号，以此实现重复使用功能；在第二密码处理电路验证密码错误时，修调操作中止。作为本专利技术的一种实施方式，所述预处理电路包括延时电路和升压电路；所述延时电路用于在上电后产生一个缓慢上升的输出电压，该输出电压达到一定值后经由升压电路上升为电源电压，并输出第一使能信号EN1至所述I2C模块。作为本专利技术的一种实施方式，所述延时电路包括串联连接的第一P型沟道MOS场效应管MP1和第二P型沟道MOS场效应管MP2，第一P型沟道MOS场效应管MP1的源极连接至电源电压VDD，第一P型沟道MOS场效应管MP1的栅极与第二P型沟道MOS场效应管MP2的源极相连，第二P型沟道MOS场效应管MP2的栅极与地之间通过第一电阻R1相连接，第二电阻R2与第二电容C2并联，共同连接到第二P型沟道MOS场效应管MP2的漏极与地之间，第二P型沟道MOS场效应管MP2的漏极为延时电路的输出端；第一电阻R1与第一电容C1组成静电保护电路，第二电阻R2与第二电容C2组成延时模块。作为本专利技术的一种实施方式，所述升压电路包括串联连接的第三P型沟道MOS场效应管MP3、第一N型沟道MOS场效应管MN1与第二N型沟道MOS场效应管MN2，第三P型沟道MOS场效应管MP3、第一N型沟道MOS场效应管MN1、第二N型沟道MOS场效应管MN2栅极相连作为升压电路的输入，第三P型沟道MOS场效应管MP3源极与电源电压VDD相连，第二N型沟道MOS场效应管MN2源极与地端相连，第三电容C3的两端分别于第三P型沟道MOS场效应管MP3的源极与漏极相连，第四P型沟道MOS场效应管MP4的栅极通过第四电阻R4连接到地端，第四P型沟道MOS场效应管MP4的源极连接电源VDD，第四电容C4的两端分别连接第四P型沟道MOS场效应管MP4的栅极与漏极，第三N型沟道MOS场效应管MN3的栅极与第三P型沟道MOS场效应管MP3的漏极连接，第三N型沟道MOS场效应管MN3的源极与第二N型沟道MOS场效应管MN2的漏极连接，第三N型沟道MOS场效应管MN3的漏极与第四P型沟道MOS场效应管MP4的漏极连接，反相器INV的输入连接第三N型沟道MOS场效应管MN3的栅极，反相器的输出为预处理电路的输出。作为本专利技术的一种实施方式，所述升压电路包括至少两个反相器，各反相器串联或/和并联；正常工作时，第四P型沟道MOS场效应管MP4位于线性区，第三N型沟道MOS场效应管MN3位于截止区，第四电阻R4和第四电容C4构成保护电路。作为本专利技术的一种实施方式，所述第一密码处理电路包括第一调整电路、第二调整电路和第三调整电路；或者/并且，所述第二密码处理电路包括第一调整电路、第二调整电路和第三调整电路；所述第一调整电路包括设定数量与位置的反相器；所述第二调整电路包括三个三输入或非门和一个三输入与非门，或非门的输入连接第一调整电路中反相器组的输出，或非门的输出连接与非门的输入，与非门的输出连接第三调整电路的输入；所述第二调整电路用以根据实际情况选择不同数量的二输入、三输入或四输入或非门、与非门；所述第三调整电路用以根据实际情况由不同数量的反相器串联、并联而成。根据本专利技术的另一个方面，采用如下技术方案：一种可复用编程修调电路的修调方法，所述修调方法包括：预处理电路在上电之后生成第一使能信号EN1，第一使能信号EN1能叫醒I2C地址，使I2C模块内的第一寄存器模块正常读写；所述第一I/O模块为所述I2C模块提供时钟信号SCL_IN；所述第二I/O模块为所述I2C模块提供驱动I2C模块的SDA_IN信号，使所述I2C模块内部的第一寄存器模块写入第一密码；在第一密码处理电路验证密码正确时，所述第一密码处理电路输出第二使能信号EN2，反馈至所述I2C模块的输入端，使所述I2C模块内部第二寄存器模块和第三寄存器模块能够正常读写；在第一密码处理电路验证密码错误时，修调操作中止；SDA_IN信号继续写入第二寄存器模块；在第二密码处理电路验证密码正确时，第二密码处理电路输出修调控制信号EN_PROG，修调命令写入第三寄存器模块，并输出信号TRIM_IN；不同的SDA信号可写入不同组合的修调命令，从而输出不同的TRIM_IN信号，以此实现重复使用功能；在第二密码处理电路验证密码错误时，修调操作中止。作为本专利技术的一种实施方式，所述预处理电路包括延时电路和升压电路；所述延时电路用于在上电后产生一个缓慢上升的本文档来自技高网...

【技术保护点】
1.一种可复用编程修调电路，其特征在于，所述可复用编程修调电路包括：预处理电路、第一I/O模块、第二I/O模块、I2C模块、第一密码处理电路、第二密码处理电路；/n所述预处理电路用以在上电之后生成第一使能信号EN1，所述预处理电路的输出端连接至I2C模块的输入端；所述预处理电路生成的第一使能信号EN1能叫醒I2C地址，使I2C模块内的第一寄存器模块正常读写；/n所述第一I/O模块的输出端连接所述I2C模块的第一输入端口SCL，为所述I2C模块提供时钟信号SCL_IN；/n所述第二I/O模块的输出端连接所述I2C模块的第二输入端口SDA，为所述I2C模块提供驱动I2C模块的SDA_IN信号，使所述I2C模块内部的第一寄存器模块写入第一密码；/n所述第一密码处理电路的输入端连接所述I2C模块内部第一寄存器模块的输出端，在第一密码处理电路验证密码正确时，所述第一密码处理电路输出第二使能信号EN2，反馈至所述I2C模块的输入端，使所述I2C模块内部第二寄存器模块和第三寄存器模块能够正常读写；在第一密码处理电路验证密码错误时，修调操作中止；SDA_IN信号继续写入第二寄存器模块；/n所述第二密码处理电路的输入连接所述I2C模块内部第二寄存器模块的输出；在第二密码处理电路验证密码正确时，第二密码处理电路输出修调控制信号EN_PROG，修调命令写入第三寄存器模块，并输出信号TRIM_IN；不同的SDA信号可写入不同组合的修调命令，从而输出不同的TRIM_IN信号，以此实现重复使用功能；在第二密码处理电路验证密码错误时，修调操作中止。/n...

【技术特征摘要】
1.一种可复用编程修调电路，其特征在于，所述可复用编程修调电路包括：预处理电路、第一I/O模块、第二I/O模块、I2C模块、第一密码处理电路、第二密码处理电路；
所述预处理电路用以在上电之后生成第一使能信号EN1，所述预处理电路的输出端连接至I2C模块的输入端；所述预处理电路生成的第一使能信号EN1能叫醒I2C地址，使I2C模块内的第一寄存器模块正常读写；
所述第一I/O模块的输出端连接所述I2C模块的第一输入端口SCL，为所述I2C模块提供时钟信号SCL_IN；
所述第二I/O模块的输出端连接所述I2C模块的第二输入端口SDA，为所述I2C模块提供驱动I2C模块的SDA_IN信号，使所述I2C模块内部的第一寄存器模块写入第一密码；
所述第一密码处理电路的输入端连接所述I2C模块内部第一寄存器模块的输出端，在第一密码处理电路验证密码正确时，所述第一密码处理电路输出第二使能信号EN2，反馈至所述I2C模块的输入端，使所述I2C模块内部第二寄存器模块和第三寄存器模块能够正常读写；在第一密码处理电路验证密码错误时，修调操作中止；SDA_IN信号继续写入第二寄存器模块；
所述第二密码处理电路的输入连接所述I2C模块内部第二寄存器模块的输出；在第二密码处理电路验证密码正确时，第二密码处理电路输出修调控制信号EN_PROG，修调命令写入第三寄存器模块，并输出信号TRIM_IN；不同的SDA信号可写入不同组合的修调命令，从而输出不同的TRIM_IN信号，以此实现重复使用功能；在第二密码处理电路验证密码错误时，修调操作中止。


2.根据权利要求1所述的可复用编程修调电路，其特征在于：
所述预处理电路包括延时电路和升压电路；
所述延时电路用于在上电后产生一个缓慢上升的输出电压，该输出电压达到一定值后经由升压电路上升为电源电压，并输出第一使能信号EN1至所述I2C模块。


3.根据权利要求2所述的可复用编程修调电路，其特征在于：
所述延时电路包括串联连接的第一P型沟道MOS场效应管MP1和第二P型沟道MOS场效应管MP2，第一P型沟道MOS场效应管MP1的源极连接至电源电压VDD，第一P型沟道MOS场效应管MP1的栅极与第二P型沟道MOS场效应管MP2的源极相连，第二P型沟道MOS场效应管MP2的栅极与地之间通过第一电阻R1相连接，第二电阻R2与第二电容C2并联，共同连接到第二P型沟道MOS场效应管MP2的漏极与地之间，第二P型沟道MOS场效应管MP2的漏极为延时电路的输出端；第一电阻R1与第一电容C1组成静电保护电路，第二电阻R2与第二电容C2组成延时模块。


4.根据权利要求2所述的可复用编程修调电路，其特征在于：
所述升压电路包括串联连接的第三P型沟道MOS场效应管MP3、第一N型沟道MOS场效应管MN1与第二N型沟道MOS场效应管MN2；
所述第三P型沟道MOS场效应管MP3、第一N型沟道MOS场效应管MN1、第二N型沟道MOS场效应管MN2栅极相连作为升压电路的输入；
所述第三P型沟道MOS场效应管MP3源极与电源电压VDD相连，第二N型沟道MOS场效应管MN2源极与地端相连，第三电容C3的两端分别于第三P型沟道MOS场效应管MP3的源极与漏极相连；
所述第四P型沟道MOS场效应管MP4的栅极通过第四电阻R4连接到地端，第四P型沟道MOS场效应管MP4的源极连接电源VDD，第四电容C4的两端分别连接第四P型沟道MOS场效应管MP4的栅极与漏极；
所述第三N型沟道MOS场效应管MN3的栅极与第三P型沟道MOS场效应管MP3的漏极连接，第三N型沟道MOS场效应管MN3的源极与第二N型沟道MOS场效应管MN2的漏极连接，第三N型沟道MOS场效应管MN3的漏极与第四P型沟道MOS场效应管MP4的漏极连接；
所述反相器INV的输入连接第三N型沟道MOS场效应管MN3的栅极，反相器的输出为预处理电路的输出。


5.根据权利要求4所述的可复用编程修调电路，其特征在于：
所述升压电路包括至少两个反相器，各反相器串联或/和并联；正常工作时，第四P型沟道MOS场效应管MP4位于线性区，第三N型沟道MOS场效应管MN3位于截止区，第四电阻R4和第四电容C4构成保护电路。


6.根据权利要求1所述的可复用编程修调电路，其特征在于：
所述第一密码处理电路包括第一调整电路、第二调整电路和第三调整电路；或者/并且，所述第二密码处理电路包括第一调整电路、第二调整电路和第三调整电路；
所述第一调整电路包括设定数量与位置的反相器；
所述第二调整...

【专利技术属性】
技术研发人员：相琛，张良，彭青松，
申请(专利权)人：昂赛微电子上海有限公司，
类型：发明
国别省市：上海;31