位准移位器、包含位准移位器的集成电路及信号转换方法技术

一种位准移位器、包含位准移位器的集成电路及信号转换方法。位准移位器包括晶体管网络与自定时电路。晶体管网络用以于转换时间段在处于第一电压域的第一节点处接收信号且在处于第二电压域的第二节点处产生相应信号。自定时电路用以基于第一节点处的信号来接收起始信号且产生电压转换加速器信号，电压转换加速器信号用以在转换时间段到期之前上拉第二节点。

【技术实现步骤摘要】
位准移位器、包含位准移位器的集成电路及信号转换方法
本揭示案是有关于一种集成电路信号处理，且特别是有关于一种集成电路位准移位器。
技术介绍
以下的情况不是很罕见：集成电路的逻辑部分(例如逻辑单元)操作于第一电压范围(例如，低电压域，其可以在低电压执行逻辑操作以最大化装置的电源性能，包含延长电池寿命)，且集成电路的其他部分(例如输入/输出单元)操作于不同电压范围，可能是更高的电压(例如，高电压域，其所使用的电压范围用以与集成电路外部的电路进行适当的相互作用)。
技术实现思路
本揭露提供一种位准移位器，包括晶体管网络与自定时电路。晶体管网络用以于转换时间段在处于第一电压域的第一节点处接收信号且在处于第二电压域的第二节点处产生相应信号。自定时电路用以基于第一节点处的信号来接收起始信号且产生电压转换加速器信号，其中电压转换加速器信号用以在转换时间段到期之前上拉第二节点。本揭露另提供一种将信号从第一电压域转换至第二电压域的方法，包括：于转换时间段在处于第一电压域的晶体管网络的第一节点处接收信号且在处于第二电压域的第二节点处产生相应信号；基于第一节点处的信号来提供起始信号给自定时电路；及使用自定时电路来产生电压转换加速器信号，其中电压转换加速器信号用以在转换时间段到期之前上拉第二节点。本揭露另提供一种集成电路，包括逻辑电路、输入/输出电路及位准移位器。逻辑电路用以操作于第一电压域。输入/输出电路用以操作于第二电压域，其中第二电压域具有比第一电压域更高的最大电压。位准移位器包括晶体管网络与自定时电路。晶体管网络用以于转换时间段在处于第一电压域的第一节点处接收信号且在处于第二电压域的第二节点处产生相应信号。自定时电路用以基于第一节点处的信号来接收起始信号且产生电压转换加速器信号，其中电压转换加速器信号用以在转换时间段到期之前上拉第二节点。附图说明当结合随附附图阅读时，将自下文的详细描述最佳地理解本揭示案的态样。应注意，根据工业中的标准实务，并未按比例绘制各特征。事实上，为了论述清楚，可任意增加或减小各特征的尺寸。图1为根据一些实施例的一系列的位准移位器的示意图；图2为根据一些实施例的利用多个位准移位器来将信号从基准电压域转换到输入输出电压域的集成电路的示意图；图3为根据一些实施例的位准移位器的方块图，所述位准移位器响应于自定时电路以将信号从第一电压位准移位至第二电压位准；图4为根据一些实施例的响应于自定时电路的位准移位器的例示性细节的方块图；图5为根据一些实施例的产生电压转换加速器信号的逻辑操作的示意图；图6为根据一实施例的位准移位器的示意图；图7为根据另一实施例的位准移位器的示意图；图8为根据实施例的在下拉操作期间被禁能的自定时电路的示意图；图9为根据实施例的将信号从第一电压域转换到第二电压域的方法的流程图。【符号说明】102:集成电路104:核心逻辑106:输出/输出电路108,110,112,302,402,602,702:位准移位器202:高侧逻辑204:低侧逻辑304,306,404,406,502,504,620,624,740,744,802:自定时电路408,412,604,606,608,610,612,614,616,618,622,626,704,706,708,710,712,714,716,718,720,722,724,726,728,732,734,736,742,746,MNA,MNB,MNpull,MP1,MPA,MPB,MPpull:晶体管410,414,C,D:起始信号719,721,804,A,A1,A2,A1,A2,AN,B,B1,B2,Z,ZN:节点730,738,806:逻辑电路902,904,906:步骤BB3D:电压转换加速器信号I,IN,Q,QN,ZQ,ZQB:信号Nctrl,Pctrl:控制信号VDD,VDDA,VDDB,VDDN,VSS,VSSA,VSSB,VSSN:电压ΔVp,ΔVn:跨压具体实施方式以下揭示内容提供许多不同实施例或实例，以便实施所提供的标的的不同特征。下文描述部件及布置的特定实例以简化本揭示案。当然，这些仅为实例且不欲为限制性。另外，本揭示案可在各实例中重复元件符号及/或字母。此重复是出于简化与清楚目的，且本身并不指示所论述的各实施例及/或配置之间的关系。如前所述，集成电路的逻辑部分(例如逻辑单元)操作于第一电压域且集成电路的其他部分(例如输入/输出部分)操作于不同的电压域的情况不是很罕见。本揭示案描述与位准移位装置(levelshiftingdevices)相关联的系统与方法，某些实施例具有自定时(self-timing)电路部分，自定时电路部分用以于保护位准移位电路不受损害的同时也改善位准移位操作速度。位准移位器(levelshifter)包含过驱动(overdrive)位准移位器，过驱动位准移位器将信号移位至信号间隔大于晶体管额定值(例如使用1.2V额定晶体管的0V～1.8V域)的电压域。位准移位器提供所述电压域之间的信号位准转换。举例而言，位准移位器可用以将表示逻辑单元输出的低电压域信号转换为从集成电路输出的高电压域信号，使得输出信号可以被所连接的外部电路所感测到。或者，位准移位器可用以将集成电路的高电压域输入信号转换为逻辑单元的低电压域，以便不损坏逻辑单元。然而，位准移位器会在集成电路中引入潜在的瓶颈，其中位准移位器的执行延迟会限制操作速度(例如，集成电路I/O操作可能会受限于位准切换速度)。并且，加速位准移位器操作的努力可能会导致电路损坏电压过冲。图1为根据一些实施例的一系列的位准移位器的示意图，这些位准移位器包含处于第二位准的自定时位准移位器。集成电路102包含核心逻辑104，核心逻辑104实现集成电路102的基本功能，例如接收数据、处理该数据及输出结果数据。核心逻辑104操作于基准电压域，其中基准电压域中的高电压为VDD且低电压为VSS。虽然核心逻辑104通常操作于低电压位准(例如0.0V～0.5V的基准电压域)，集成电路102的其他电路可操作于较高电压位准。举例而言，与集成电路102的外部元件交界的输出/输出电路106可操作于较高电压域(例如0.0V～1.8V的高电压域)。所述的较高电压域可能有助于满足外部电路的规格或者是可能有助于减轻透过输出/输出电路106而使集成电路102传输数据期间的信号衰减的影响。位准移位器I108、位准移位器II110、...、位准移位器N112用以将信号从核心逻辑104的基准电压域转换至输入/输出电路106的高电压域，又或者是，用以将信号从输入/输出电路106的高电压域转换至核心逻辑104的基准电压域。在一些实施例中，这样的转换分成多个步骤执行。在输入输出电路的电压宽度(例如1.8V–0.0V＝1.8V)大于位准移位器108本文档来自技高网...

【技术保护点】
1.一种位准移位器，其特征在于，包括：/n一晶体管网络，用以于一转换时间段在处于一第一电压域的一第一节点处接收一信号且在处于一第二电压域的一第二节点处产生一相应信号；及/n一自定时电路，用以基于该第一节点处的该信号来接收一起始信号且产生一电压转换加速器信号，其中该电压转换加速器信号用以在该转换时间段到期之前上拉该第二节点。/n

【技术特征摘要】
20200424 US 63/014,736;20210104 US 17/140,2921.一种位准移位器，其特征在于，包括：
一晶体管网络，用以于一转换时间段在处于一第一电压域的一第一节点处接收一信号且在处于一第二电压域的一第二节点处产生一相应信号；及
一自定时电路，用以基于该第一节点处的该信号来接收一起始信号且产生一电压转换加速器信号，其中该电压转换加速器信号用以在该转换时间段到期之前上拉该第二节点。


2.根据权利要求1所述的位准移位器，其特征在于，其中该自定时电路包括一逻辑门，其中该逻辑门决定何时产生该电压转换加速器信号。


3.根据权利要求1所述的位准移位器，其特征在于，
其中该晶体管网络用以在处于该第一电压域的一第三节点处接收一信号且在处于该第二电压域的一第四节点处产生一相应信号；
其中一第二自定时电路基于该第三节点处的该信号来接收一第二起始信号且产生一第二电压转换加速器信号，其中该第二电压转换加速器信号用以上拉该第四节点。


4.根据权利要求1所述的位准移位器，其特征在于，其中该位准移位器为一过驱动位准移位器，其中该晶体管网络额定至一额定电压，其中该第二电压域中的一最大电压与一最小电压之间的一差值大于该额定电压。


5.根据权利要求1所述的位准移位器，其特征在于，其中一第一电路路径包含一第一晶体管与一第二晶体管，其中该第二节点是介于该第一晶体管与该第二晶体管之间，其中该第一晶体管的一尺寸相对于该第二晶体管的一尺寸，以避免于一位准移位操作期间该第一晶体管的跨压过冲超过一阀值量。


6.一种将信号从第一电压域转换至第二电压域的方法，其特征在于，包括：
于一转换时间段在处于该第一电压域的一晶体管网络的一第一节点处接收一信号且在处于该第二电压域的一第二...

【专利技术属性】
技术研发人员：林宛彦，余宗欣，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71