电压跟踪电路及其操作方法技术

本发明专利技术的实施例涉及一种电压跟踪电路及其操作方法。该电压跟踪电路包括第一、第二、第三和第四晶体管。第一晶体管在第一阱中，并且包括第一栅极、第一漏极和耦合至第一电压源的第一源极。第二晶体管包括第二栅极、第二漏极和第二源极。第二源极耦合至第一漏极。第二栅极耦合至第一栅极和焊盘电压端子。第三晶体管包括第三栅极、第三漏极和第三源极。第四晶体管包括第四栅极、第四漏极和第四源极。第四漏极耦合至第三源极。第四源极耦合至焊盘电压端子。至少第三晶体管在与第一阱不同的第二阱中，并且沿第一方向与第一阱分离。并且沿第一方向与第一阱分离。并且沿第一方向与第一阱分离。

【技术实现步骤摘要】
电压跟踪电路及其操作方法


[0001]本专利技术的实施例涉及一种电压跟踪电路及其操作方法。

技术介绍

[0002]近期的使集成电路(IC)微型化的趋势已经产生了更小的器件，该更小的器件比之前消耗更低的功率，在更高的速度下提供更多的功能。由于各种因素，诸如更薄的电介质厚度和相关的降低的电介质击穿电压，小型化工艺还增加了器件对静电放电(ESD)事件的敏感度。ESD是电子电路损坏的原因之一，也是半导体先进技术中的考虑因素之一。

技术实现思路

[0003]根据本专利技术实施例的一个方面，提供了一种电压跟踪电路，包括：第一晶体管，位于第一阱中，第一晶体管包括第一栅极端子、第一漏极端子和第一源极端子，第一源极端子耦合至第一电压源，第一栅极端子耦合至焊盘电压端子并且被配置为接收焊盘电压；第二晶体管，包括第二栅极端子、第二漏极端子和第二源极端子，第二源极端子耦合至第一漏极端子，第二栅极端子耦合至第一栅极端子和焊盘电压端子；第三晶体管，包括第三栅极端子、第三漏极端子和第三源极端子，第三栅极端子耦合至第一电压源；以及第四晶体管，包括第四栅极端子、第四漏极端子和第四源极端子，第四漏极端子耦合至第三源极端子，第四栅极端子耦合至第三栅极端子和第一电压源，并且第四源极端子耦合至焊盘电压端子，其中，至少第三晶体管在与第一阱不同的第二阱中，并且第二阱沿第一方向与第一阱分离。
[0004]根据本专利技术实施例的另一个方面，提供了一种电压跟踪电路，包括：控制逻辑电路；第一晶体管，在第一阱中，第一晶体管包括第一栅极端子、第一漏极端子和第一源极端子，第一源极端子耦合至第一电压源，第一栅极端子耦合至控制逻辑电路并且被配置为接收控制逻辑信号；第二晶体管，包括第二栅极端子、第二漏极端子和第二源极端子，第二源极端子耦合至第一漏极端子，第二栅极端子耦合至第一栅极端子和控制逻辑电路并且被配置为接收控制逻辑信号；第三晶体管，包括第三栅极端子、第三漏极端子和第三源极端子，第三栅极端子耦合至第一电压源；以及第四晶体管，包括第四栅极端子、第四漏极端子和第四源极端子，第四漏极端子耦合至第三源极端子，第四栅极端子耦合至第三栅极端子和第一电压源，并且第四源极端子耦合至焊盘电压端子，其中，至少第三晶体管在与第一阱不同的第二阱中，并且第二阱沿第一方向与第一阱分离。
[0005]根据本专利技术实施例的又一个方面，提供了一种操作焊盘电压跟踪电路的方法，包括：在焊盘电压端子PAD上接收焊盘电压，焊盘电压大于第一电压源的电源电压VDD；至少使耦合至焊盘电压端子的第一组晶体管M2导通，并且使耦合至第一电压源的第二组晶体管截止，第一组晶体管中的第一晶体管在第一阱中，第二组晶体管中的第二晶体管在与第一阱不同的第二阱中；通过第一组晶体管使第一节点与焊盘电压端子电耦合；通过第二组晶体管使第一节点与第一电压源电分离；以及将焊盘电压置于第二组晶体管上。
附图说明
[0006]当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本专利技术的各个方面。应该注意，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
[0007]图1A是根据一些实施例的集成电路的示意图。
[0008]图1B是根据一些实施例的集成电路的截面图。
[0009]图2A是根据一些实施例的集成电路的示意图。
[0010]图2B是根据一些实施例的集成电路的截面图。
[0011]图3A是根据一些实施例的集成电路的电路图。
[0012]图3B是根据一些实施例的集成电路的等效电路的电路图。
[0013]图3C是根据一些实施例的集成电路的截面图。
[0014]图4A是根据一些实施例的集成电路的电路图。
[0015]图4B是根据一些实施例的集成电路的等效电路的电路图。
[0016]图4C是根据一些实施例的集成电路的截面图。
[0017]图5A是根据一些实施例的集成电路的电路图。
[0018]图5B是根据一些实施例的集成电路的等效电路的电路图。
[0019]图5C是根据一些实施例的集成电路的截面图。
[0020]图6A是根据一些实施例的集成电路的电路图。
[0021]图6B是根据一些实施例的集成电路的等效电路的电路图。
[0022]图6C是根据一些实施例的集成电路的截面图。
[0023]图7A是根据一些实施例的集成电路的电路图。
[0024]图7B是根据一些实施例的集成电路的电路图。
[0025]图7C是根据一些实施例的集成电路的电路图。
[0026]图7D是根据一些实施例的集成电路的电路图。
[0027]图8是根据一些实施例的控制逻辑电路的电路图。
[0028]图9是根据一些实施例的操作诸如图1A
‑
图1B、图2A
‑
图2B、图3A
‑
图3C、图4A
‑
图4C、图5A
‑
图5C、图6A
‑
图6C、图7A
‑
图7D或8图的集成电路的电路的方法的流程图。
具体实施方式
[0029]以下公开提供了许多不同的用于实施本专利技术主题的不同特征的实施例或实例。下面描述组件、材料、值、步骤、布置等的特定示例以简化本公开。当然，这些仅仅是实例而不用于限制。可以预期其他组件、材料、值、步骤、布置等。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。而且，本专利技术在各个实例中可以重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。
[0030]此外，为了便于描述，本文中可以使用诸如“在
…
下方”、“在
…
下面”、“下部”、“在
…
上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作过程中
的不同方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。
[0031]根据一些实施例，电压跟踪电路包括第一晶体管、第二晶体管、第三晶体管和第四晶体管。在一些实施例中，第一晶体管和第二晶体管以堆叠结构彼此耦合，并且第三晶体管和第四晶体管以另一堆叠结构彼此耦合。
[0032]在一些实施例中，第一晶体管的第一栅极端子、第三晶体管的第三栅极端子和焊盘电压端子中的每个彼此耦合，并且被配置为接收焊盘电压。在一些实施例中，第二晶体管的第二栅极端子、第四晶体管的第四栅极端子和第一电压源中的每个彼此耦合，并且被配置为接收电源电压。
[0033]在一些实施例中，第一晶体管在第一阱中，并且至少第三晶体管在不同于第一阱的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电压跟踪电路，包括：第一晶体管，位于第一阱中，所述第一晶体管包括第一栅极端子、第一漏极端子和第一源极端子，所述第一源极端子耦合至第一电压源，所述第一栅极端子耦合至焊盘电压端子并且被配置为接收焊盘电压；第二晶体管，包括第二栅极端子、第二漏极端子和第二源极端子，所述第二源极端子耦合至所述第一漏极端子，所述第二栅极端子耦合至所述第一栅极端子和所述焊盘电压端子；第三晶体管，包括第三栅极端子、第三漏极端子和第三源极端子，所述第三栅极端子耦合至所述第一电压源；以及第四晶体管，包括第四栅极端子、第四漏极端子和第四源极端子，所述第四漏极端子耦合至所述第三源极端子，所述第四栅极端子耦合至所述第三栅极端子和所述第一电压源，并且所述第四源极端子耦合至所述焊盘电压端子，其中，至少所述第三晶体管在与所述第一阱不同的第二阱中，并且所述第二阱沿第一方向与所述第一阱分离。2.根据权利要求1所述的电压跟踪电路，其中所述第一晶体管还包括第一主体端子，所述第一主体端子耦合至所述第一电压源和所述第一源极端子；所述第二晶体管还包括第二主体端子；所述第三晶体管还包括第三主体端子；所述第四晶体管还包括第四主体端子；所述第二主体端子、所述第三主体端子、所述第四主体端子、所述第二漏极端子和所述第三漏极端子中的每个耦合在一起；并且所述第二晶体管、所述第三晶体管和所述第四晶体管在所述第二阱中。3.根据权利要求1所述的电压跟踪电路，其中所述第二晶体管在所述第二阱中；并且所述第四晶体管在与所述第一阱和所述第二阱不同的第三阱中，并且所述第三阱沿所述第一方向与所述第一阱和所述第二阱分离。4.根据权利要求3所述的电压跟踪电路，其中所述第一晶体管还包括第一主体端子，所述第一主体端子耦合至所述第一电压源和所述第一源极端子；所述第二晶体管还包括第二主体端子；所述第三晶体管还包括第三主体端子；所述第四晶体管还包括耦合至节点的第四主体端子；所述第二主体端子、所述第三主体端子、所述第二漏极端子和所述第三漏极端子中的每个耦合在一起。5.根据权利要求1所述的电压跟踪电路，还包括：第五晶体管，包括第五栅极端子、第五漏极端子和第五源极端子，所述第五源极端子耦合至所述第二漏极端子，所述第五栅极端子耦合至所述第一栅极端子、所述第二栅极端子和所述焊盘电压端子；和
第六晶体管，包括第六栅极端子、第六漏极端子和第六源极端子，所述第六源极端子耦合至所述第三漏极端子，所述第六栅极端子耦合至所述第三栅极端子、所述第四栅极端子和所述第一电压源，并且所述第六漏极端子耦合至所述第五漏极端子，其中，所述第五晶体管和所述第六晶体管在所述...

【专利技术属性】
技术研发人员：郑湘蕙，张家荣，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：