生成集成电路布局图的方法、集成电路器件和系统技术方案

一种生成IC布局图的方法包括：将第一有源区域定位在第二有源区域和第三有源区域之间；使第一有源区域与第一栅极区域至第四栅极区域相交，以限定第一反熔丝位和第二反熔丝位的栅极位置；使第一有源区域和第二有源区域之间的第一导电区域和第二导电区域对准，从而使第一导电区域与第一栅极区域相交，第二导电区域与第四栅极区域相交，以及使第一有源区域和第三有源区域之间的第三导电区域和第四导电区域对准，从而使第三导电区域和第四导电区域与第一栅极区域和第三栅极区域相交，或者使第三导电区域和第四导电区域与第二栅极区域和第四栅极区域相交。本发明专利技术的实施例还涉及集成电路器件和系统。路器件和系统。路器件和系统。

【技术实现步骤摘要】
生成集成电路布局图的方法、集成电路器件和系统


[0001]本专利技术的实施例涉及生成集成电路布局图的方法、集成电路器件和系统。

技术介绍

[0002]集成电路(IC)有时包括一次性可编程(“OTP”)存储器元件，以提供非易失性存储器(“NVM”)，其中在IC断电时数据不会丢失。NVM的一种类型包括通过使用连接至其他电路元件的介电材料(氧化物等)层集成为IC的反熔丝位。为了编程反熔丝位，在介电材料层上施加编程电场以可持续地改变(例如击穿)介电材料，从而减小介电材料层的电阻。通常，为了确定反熔丝位的状态，在介电材料层上施加读取电压，并且读取产生的电流。

技术实现思路

[0003]本专利技术的实施例提供了一种生成集成电路布局图的方法，所述方法包括：将第一有源区域定位在所述集成电路布局图中的第二有源区域和第三有源区域之间并且与所述第二有源区域和所述第三有源区域相邻，所述第一有源区域、所述第二有源区域和所述第三有源区域中的每个均在第一方向上延伸；使所述第一有源区域与相邻的第一栅极区域至第四栅极区域相交，从而限定第一反熔丝位的反熔丝结构的栅极的相应位置、所述第一反熔丝位的晶体管的栅极的相应位置、第二反熔丝位的晶体管的栅极的相应位置和所述第二反熔丝位的反熔丝结构的栅极的相应位置；使分隔开的第一导电区域和第二导电区域沿着第一方向对准并且位于第所述一有源区域和所述第二有源区域之间，从而使所述第一导电区域与所述第一栅极区域相交，并且使所述第二导电区域与所述第四栅极区域相交；以及使分隔开的第三导电区域和第四导电区域沿着所述第一方向对准并且位于所述第一有源区域和所述第三有源区域之间，从而使所述第三导电区域与所述第一栅极区域相交，并且使所述第四导电区域与所述第三栅极区域相交，或者使所述第三导电区域与所述第二栅极区域相交，并且使所述第四导电区域与所述第四栅极区域相交，其中，定位所述第一有源区域、使所述第一有源区域与相邻的所述第一栅极区域至所述第四栅极区域相交、使分隔开的所述第一导电区域和所述第二导电区域对准或者使分隔开的所述第三导电区域和所述第四导电区域对准中的至少一个由计算机的处理器执行。
[0004]本专利技术的另一实施例提供了一种集成电路(IC)器件，包括：第一反熔丝结构，包括位于在第一方向上延伸的第一栅极导体与在垂直于所述第一方向的第二方向上延伸的第一有源区之间的第一介电层；第二反熔丝结构，包括位于在所述第一方向上延伸的第二栅极导体和所述第一有源区之间的第二介电层；第一晶体管，包括位于所述第一栅极导体和所述第二栅极导体之间的在所述第一方向上延伸的第三栅极导体；第二晶体管，包括位于所述第二栅极导体和所述第三栅极导体之间的在所述第一方向上延伸的第四栅极导体；第一通孔和第二通孔，电连接至所述第一栅极导体；第三通孔，电连接至所述第二栅极导体；以及第四通孔，电连接至所述第三栅极导体或所述第四栅极导体，其中，所述第一通孔和所述第三通孔沿着所述第二方向彼此对准，并且沿着所述第一方向位于所述第一有源区和与
所述第一有源区相邻的第二有源区之间，并且所述第二通孔和所述第四通孔沿着所述第二方向彼此对准，并且沿着所述第一方向位于所述第一有源区和与所述第一有源区相邻的第三有源区之间。
[0005]本专利技术的又一实施例提供了一种电子设计自动化(EDA)系统，包括：处理器；以及非暂时性计算机可读存储介质，包括用于一个或多个程序的计算机程序代码，所述非易失性计算机可读存储介质和所述计算机程序代码配置为与所述处理器一起，使所述电子设计自动化系统：通过使第一布局单元和第二布局单元与第三布局单元和第四布局单元邻接，来布置所述第一布局单元至所述第四布局单元，其中，与所述第二布局单元邻接的所述第一布局单元共同限定与第一反熔丝位和第二反熔丝位对应的第一有源区域，与所述第四布局单元邻接的所述第三布局单元共同限定与第三反熔丝位和第四反熔丝位对应的第二有源区域，所述第一布局单元至所述第四布局单元共同限定第三有源区域，所述第三有源区域对应于与所述第一反熔丝位和所述第二反熔丝位以及所述第三反熔丝位和所述第四反熔丝位相邻的第五反熔丝位和第六反熔丝位，所述第一布局单元包括与由所述第一反熔丝位、所述第三反熔丝位和所述第五反熔丝位的反熔丝结构共享的第一栅极区域重叠的第一通孔区域，以及与由所述第一反熔丝位、所述第三反熔丝位和所述第五反熔丝位的晶体管结构共享的第二栅极区域重叠的第二通孔区域，所述第四布局单元包括与由所述第二反熔丝位、所述第四反熔丝位和所述第六反熔丝位的晶体管结构共享的第三栅极区域重叠的第三通孔区域，以及与由所述第二反熔丝位、所述第四反熔丝位和所述第六反熔丝位的反熔丝结构共享的第四栅极区域重叠的第四通孔区域，所述第三布局单元包括与所述第一栅极区域重叠的第五通孔区域和第六通孔区域，并且所述第二布局单元包括与所述第四栅极区域重叠的第七通孔区域和第八通孔区域，以及生成包括所述第一布局单元至所述第四布局单元的布置的集成电路布局图。
附图说明
[0006]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的示出和讨论，各个部件的尺寸可以任意地增大或减小。
[0007]图1A至图1D是根据一些实施例的反熔丝布局的图。
[0008]图1E至图1G是根据一些实施例的反熔丝阵列的部分的示意图。
[0009]图2是根据一些实施例的生成IC布局图的方法的流程图。
[0010]图3A至图3D是根据一些实施例的反熔丝阵列的图。
[0011]图4是根据一些实施例的生成IC布局图的方法的流程图。
[0012]图5A至图5C是根据一些实施例的IC器件的图。
[0013]图6是根据一些实施例的操作反熔丝位的方法的流程图。
[0014]图7是根据一些实施例的电子设计自动化(EDA)系统的框图。
[0015]图8是根据一些实施例的IC制造系统以及与其相关联的IC制造流程的框图。
[0016]图9示出了制造系统的框图。
[0017]图10A至图10B示出了掩模制造方法的流程图。
[0018]图11示出了控制掩模制造的方法的流程图。
具体实施方式
[0019]以下公开提供了许多用于实现所提供主题的不同特征的不同的实施例或实例。下面描述了组件、材料、值、步骤、操作、材料、布置等的具体实例以简化本专利技术。当然，这些仅是实例而不旨在限制。预期其他组件、值、操作、材料、布置等。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。
[0020]此外，为了便于描述，本文中可以使用诸如“在
…
下方”、“在
…
下面”本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种生成集成电路布局图的方法，所述方法包括：将第一有源区域定位在所述集成电路布局图中的第二有源区域和第三有源区域之间并且与所述第二有源区域和所述第三有源区域相邻，所述第一有源区域、所述第二有源区域和所述第三有源区域中的每个均在第一方向上延伸；使所述第一有源区域与相邻的第一栅极区域至第四栅极区域相交，从而限定第一反熔丝位的反熔丝结构的栅极的相应位置、所述第一反熔丝位的晶体管的栅极的相应位置、第二反熔丝位的晶体管的栅极的相应位置和所述第二反熔丝位的反熔丝结构的栅极的相应位置；使分隔开的第一导电区域和第二导电区域沿着第一方向对准并且位于第所述一有源区域和所述第二有源区域之间，从而使所述第一导电区域与所述第一栅极区域相交，并且使所述第二导电区域与所述第四栅极区域相交；以及使分隔开的第三导电区域和第四导电区域沿着所述第一方向对准并且位于所述第一有源区域和所述第三有源区域之间，从而使所述第三导电区域与所述第一栅极区域相交，并且使所述第四导电区域与所述第三栅极区域相交，或者使所述第三导电区域与所述第二栅极区域相交，并且使所述第四导电区域与所述第四栅极区域相交，其中，定位所述第一有源区域、使所述第一有源区域与相邻的所述第一栅极区域至所述第四栅极区域相交、使分隔开的所述第一导电区域和所述第二导电区域对准或者使分隔开的所述第三导电区域和所述第四导电区域对准中的至少一个由计算机的处理器执行。2.根据权利要求1所述的方法，其中，使分隔开的所述第三导电区域和所述第四导电区域沿着所述第一方向对准包括将所述第三导电区域和所述第四导电区域分隔开第一距离，所述第一距离对应于极紫外(EUV)制造工艺的最小间距规则。3.根据权利要求2所述的方法，其中，使分隔开的所述第一导电区域和所述第二导电区域沿着所述第一方向对准包括将所述第一导电区域和所述第二导电区域分隔开第二距离，所述第二距离大于所述第一距离。4.根据权利要求1所述的方法，还包括使分隔开的第五导电区域和第六导电区域沿着所述第一方向对准，其中，所述第三有源区域位于所述第三导电区域和所述第四导电区域与所述第五导电区域和所述第六导电区域之间，并且使所述第五导电区域和所述第六导电区域对准包括使所述第五导电区域与所述第一栅极区域相交，并且使所述第六导电区域与所述第四栅极区域相交。5.根据权利要求1所述的方法，还包括使分隔开的第五导电区域和第六导电区域沿着所述第一方向对准，其中，所述第一有源区域位于所述第一导电区域和所述第二导电区域与所述第五导电区域和所述第六导电区域之间，当使分隔开的所述第三导电区域和所述第四导电区域对准包括使所述第三导电区域与所述第一栅极区域相交，并且使所述第四导电区域与所述第三栅极区域相交时，使分隔开的所述第五导电区域和所述第六导电区域对准包括使所述第五导电区域与所述第二栅极区域相交，并且使所述第六导电区域与所述第四栅极区域相交，并且当使分隔开的所述第三导电区域和所述第四导电区域对准包括使所述第三导电区域
与所述第二栅极区域相交，并且使所述第四导电区域与所述第四栅极区域相交时，使分隔开的所述第五导电区域和所述第六导电区域对准包括使所述第五导电区域与所述第一栅极区域相交，并且使所述第六导电区域与所述第三栅极区域相交。6.根据权利要求5所述的方法，其中，使分隔开的所述第三导电区域和所述第四导电区域沿着所述第一方向对准以及使分隔开的所述第五导电区域和所述第六导电区域沿着所述第一方向对准中...

【专利技术属性】
技术研发人员：张盟昇，陈建盈，黄家恩，王奕，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：