用于双时钟架构的超导RSFQ电路布局方法技术

提供一种用于双时钟架构的超导RSFQ电路的布局方法，所述电路中除输入IO以及输出IO之外的逻辑单元总数为N，布局所述电路的芯片的宽高比为α，所述布局方法包括：基于逻辑深度对N个逻辑单元进行初始布局，包括：计算布局列的参考高度从逻辑深度为1开始依次布置逻辑单元，使得每个逻辑深度的单元按照垂直方向递增的顺序依次布置，且每一列的高度不大于H0，不同的逻辑深度从新的一列开始布置；将单元数小于H0的列依序进行合并，且合并后的列的高度不大于H0；以及移除空的列，并输出N个逻辑单元在芯片上的初始坐标以及可布局的列；基于模拟退火布局框架对初始布局进行扰动和优化。优化。优化。

【技术实现步骤摘要】
用于双时钟架构的超导RSFQ电路布局方法


[0001]本专利技术涉及超导电路领域，尤其涉及一种用于双时钟架构的超导RSFQ电路布局方法。

技术介绍

[0002]超导单磁通量子(Single Flux Quantum,SFQ)电路技术被ITRS列为极具前景的下一代集成电路技术。超导快速单磁通量子(Rapid Single Flux Quantum,RSFQ)电路是SFQ电路的一种，具有超高速度和超低功耗的优点。研究证实，用亚微米约瑟夫森结(Josephson Junction,JJ)技术制造的简单RSFQ电路最高可以工作在770GHz的频率，这种高速是半导体集成电路所难以企及的。而且，在相同工艺条件下，RSFQ电路中逻辑门延迟和位操作功耗都比对应的半导体电路低两个数量级。
[0003]RSFQ电路中最基本的器件是由JJ构成的超导环，JJ是开关元件。与CMOS电路不同，RSFQ电路的存储部件是电感而不是电容。超导环中的磁通量子化为Φ＝n*Φ0，其中Φ0＝2.07
×
10
‑
15
Wb。信息以磁通量子的形式存储，以SFQ电压脉冲的形式传输。脉冲存在表示逻辑“1”，不存在表示逻辑“0”。与CMOS电路不同，在RSFQ逻辑电路中，几乎所有的逻辑单元都需要时钟驱动，以将存储的磁通量子传播到输出端。由于一个RSFQ逻辑门可以看成是一级流水，为此RSFQ电路是完全门级流水的电路，而逻辑深度是指带时钟逻辑门的级数。
[0004]为充分发挥RSFQ器件的超高频(几十甚至几百GHz)优势，研究人员提出了适用于RSFQ电路的时钟机制，包括时钟跟随数据(clock
‑
follow
‑
data clocking)、零偏差时钟(zero
‑
skew clocking)、并发时钟(concurrent
‑
flow clocking)。其中零偏差时钟是半导体电路中采用的时钟机制，而并发时钟，即时钟和数据沿相同方向流动，是能够获得最高的电路频率的时钟机制。
[0005]为保证RSFQ逻辑门的功能正确，其所有输入端所连接的逻辑门的逻辑深度应相同，该约束称为路径平衡。若扇入门的逻辑深度不同，则应在具有较小逻辑深度的扇入门的输出端插入触发器(D
‑
Flip
‑
Flops，DFF)。因此，RSFQ电路的传统设计方法是通过插入大量的触发器来保证电路的正确运行。最近，研究人员提出了使用快、慢时钟信号来实现RSFQ电路的新架构，被称为双时钟架构，具体请参见中国专利申请公开CN112116094A。在这种新架构中，通过双时钟来控制数据的流动，使得无需插入任何路径平衡DFF就可以确保RSFQ电路的正确运行。考虑到典型的RSFQ电路中插入的路径平衡DFF的数量是普通逻辑门的数倍，因此这种新架构可以节省大量的电路面积和功耗成本。
[0006]一方面，虽然针对双时钟超导RSFQ电路的布局方法已经存在一些研究，但这些工作都是沿用半导体电路的零偏差时钟，没有考虑RSFQ电路的并发时钟机制，使得布局后的电路工作频率不够高。另一方面，传统超导RSFQ电路(即非双时钟架构的RSFQ电路)布局方法，没有考虑双时钟架构中各个逻辑深度的单元数相差很大的电路特点，使得布局后的电路面积开销大。因此现有的布局方法均不适用于双时钟架构超导RSFQ电路。

技术实现思路

[0007]基于现有技术的上述缺陷，本专利技术提供一种用于双时钟架构的超导RSFQ电路的布局方法，所述电路中除输入IO以及输出IO之外的逻辑单元总数为N，布局所述电路的芯片的宽高比为α，
[0008]所述布局方法包括：
[0009]基于逻辑深度对N个逻辑单元进行初始布局，包括：
[0010]计算布局列的参考高度
[0011]从逻辑深度为1开始依次布置逻辑单元，使得每个逻辑深度的单元按照垂直方向递增的顺序依次布置，且每一列的高度不大于H0，不同的逻辑深度从新的一列开始布置；
[0012]将单元数小于H0的列依序进行合并，且合并后的列的高度不大于H0；以及
[0013]移除空的列，并输出所述N个逻辑单元在芯片上的初始坐标以及可布局的列；以及
[0014]基于模拟退火布局框架对所述初始布局进行扰动和优化。
[0015]优选地，所述基于模拟退火布局框架对所述初始布局进行扰动和优化的步骤包括：
[0016]计算所述初始布局的代价；
[0017]对所述初始布局进行扰动，生成新的布局解；
[0018]计算所述新的布局解的代价，并用代价更低的布局解更新所述N个逻辑单元的坐标值直到得到代价最小的布局解作为最终的电路布局。
[0019]优选地，所述初始布局还包括：
[0020]对每一个逻辑深度i，计算所述逻辑深度的单元需要满高度布局的列其中blk_num[i]是逻辑深度为i的单元数，从当前列开始的C列中的每一列都布置H0个未布局的逻辑深度为i的单元，更新每一列的单元数为H0，并将当前列更新为当前列+C。
[0021]优选地，所述初始布局还包括：
[0022]将所述逻辑深度为i的剩余的未被布局的blk_num[i]％H0个单元布置在当前列，更新当前列的单元数为blk_num[i]％H0，并将当前列更新为当前列+1。
[0023]优选地，所述初始布局还包括：
[0024]将单元数小于H0的列的列编号存储至数组array中，将第array[i+1]～array[i+j]列的单元位置调整到第array[i]列，并将array[i+1]～array[i+j]列的单元数置为0，其中合并之前的array[i]列、array[i+1]列...array[i+j]列的单元数之和≤H0＜合并之前的array[i]列、array[i+1]列、...array[i+j]列、array[i+j+1]列的单元数之和。
[0025]优选地，所述对所述初始布局进行扰动的步骤还包括：
[0026]将输入IO布置在芯片左侧的格点位置，将输出IO布置在芯片右侧的格点位置。
[0027]优选地，所述对所述初始布局进行扰动的步骤还包括：
[0028]当某一逻辑单元可布局在多个列时，首先在只包含同一逻辑深度的单元的列中随机选择一个列，然后在选中的列上随机选择一个格点位置，将所述某一逻辑单元与所述格点的单元进行交换，并确定新的坐标。
[0029]优选地，所述对所述初始布局进行扰动的步骤还包括：
[0030]当某一逻辑单元可布局的列数为1，且与所述某一逻辑单元具有相同逻辑深度的单元数大于1时，则以一定的概率P，将所述某一逻辑单元和与其逻辑深度相同的单元进行交换，并确定新的坐标，其中0≤P≤1。
[0031]优选地，所述对所述初始布局进行扰动的步骤还包括：
[0032]当某一逻辑单元可布局的列数为1，且与所述某一逻辑单元具有相同逻辑深度的单元数大于1时本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于双时钟架构的超导RSFQ电路的布局方法，所述电路中除输入IO以及输出IO之外的逻辑单元总数为N，布局所述电路的芯片的宽高比为α，所述布局方法包括：基于逻辑深度对N个逻辑单元进行初始布局，包括：计算布局列的参考高度从逻辑深度为1开始依次布置逻辑单元，使得每个逻辑深度的单元按照垂直方向递增的顺序依次布置，且每一列的高度不大于H0，不同的逻辑深度从新的一列开始布置；将单元数小于H0的列依序进行合并，且合并后的列的高度不大于H0；以及移除空的列，并输出所述N个逻辑单元在芯片上的初始坐标以及可布局的列；以及基于模拟退火布局框架对所述初始布局进行扰动和优化。2.根据权利要求1所述的一种用于双时钟架构的超导RSFQ电路布局方法，其中所述基于模拟退火布局框架对所述初始布局进行扰动和优化的步骤包括：计算所述初始布局的代价；对所述初始布局进行扰动，生成新的布局解；计算所述新的布局解的代价，并用代价更低的布局解更新所述N个逻辑单元的坐标值直到得到代价最小的布局解作为最终的电路布局。3.根据权利要求1所述的一种用于双时钟架构的超导RSFQ电路布局方法，其中所述初始布局还包括：对每一个逻辑深度i，计算所述逻辑深度的单元需要满高度布局的列其中blk_num[i]是逻辑深度为i的单元数，从当前列开始的C列中的每一列都布置H0个未布局的逻辑深度为i的单元，更新每一列的单元数为H0，并将当前列更新为当前列+C。4.根据权利要求3所述的一种用于双时钟架构的超导RSFQ电路布局方法，其中所述初始布局还包括：将所述逻辑深度为i的剩余的未被布局的blk_num[i]％H0个单元布置在当前列，更新当前列的单元数为blk_num[i]％H0，并将当前列更新为当前列+1。5.根据权利要求4所述的一种用于双时钟架构的超导RSFQ电路布局方法，其中所述初始布局还包括：将单元数小于H0的列的列编号存储至数组array中，将第array[i+1]～array[i+j]列的单元位置调整到第array[i]列，并将array[i+1]～array[i+j]列的单元数置为0，其中合并之前的array[i]列、array[i+1]列
…
array[i+j]列的单元数之和≤H0<合并之前的array[i]列、array[i+...

【专利技术属性】
技术研发人员：黄俊英，张阔中，叶笑春，张志敏，范东睿，
申请(专利权)人：中国科学院计算技术研究所，
类型：发明
国别省市：