钳位电路、静电放电保护电路及其操作方法技术

本发明专利技术的实施例涉及钳位电路、静电放电保护电路及其操作方法。钳位电路包括耦合在第一节点和第二节点之间的静电放电(ESD)检测电路。钳位电路还包括第一类型的第一晶体管。第一晶体管具有通过第三节点耦合到至少ESD检测电路的第一栅极、耦合到第一节点的第一漏极以及耦合到第二节点的第一源极。钳位电路还包括充电电路，充电电路耦合在第二节点和第三节点之间，并且被配置为在第二节点处的ESD事件期间对第三节点充电。间对第三节点充电。间对第三节点充电。

【技术实现步骤摘要】
钳位电路、静电放电保护电路及其操作方法


[0001]本专利技术的实施例涉及钳位电路、静电放电保护电路及其操作方法。

技术介绍

[0002]小型化集成电路(IC)的最新趋势已使消耗更少功率的更小器件，但比以前提供更高的功能。由于各种因素，诸如更薄的介电层厚度和相关的降低的介电击穿电压，小型化工艺还提高了器件对静电放电(ESD)事件的敏感性。ESD是电子电路损坏的原因之一，也是半导体先进技术中的考虑因素之一。

技术实现思路

[0003]根据本专利技术实施例的一个方面，提供了一种钳位电路，包括：ESD检测电路，耦接在第一节点与第二节点之间；第一类型的第一晶体管，第一晶体管具有通过第三节点耦合至至少ESD检测电路的第一栅极、耦合至第一节点的第一漏极和耦合至第二节点的第一源极；以及充电电路，耦合在第二节点和第三节点之间，并被配置为在第二节点处的ESD事件期间对第三节点充电。
[0004]根据本专利技术实施例的另一个方面，提供了一种静电放电保护电路，包括：第一二极管，耦合在第一节点和输入输出(IO)焊盘之间；第二二极管，耦合在IO焊盘与第二节点之间；内部电路，耦合到第一二极管、第二二极管和IO焊盘；以及钳位电路，位于第一节点与第二节点之间，钳位电路包括：静电放电检测电路，耦接在第一节点与第二节点之间；放电电路，耦接在第一节点与第二节点之间，并且通过第三节点耦接到ESD检测电路；和充电电路，耦合在第二节点和第三节点之间，并被配置为在第二节点的ESD事件期间对第三节点充电。
[0005]根据本专利技术实施例的又一个方面，提供了一种操作静电放电(ESD)电路的方法，该方法包括：在第一节点上接收第一ESD电压，第一ESD电压大于参考电压源的参考电源电压，第一ESD电压对应于第一ESD事件；通过充电电路检测在第一节点处的第一ESD事件，从而使充电电路导通并为放电电路的第一晶体管的栅极充电，放电电路耦合在第一节点和第二节点之间，充电电路至少耦合在第一节点和第三节点之间；以及通过第一晶体管的沟道在从第一节点到第二节点的第一ESD方向上放电第一ESD事件的第一ESD电流。
附图说明
[0006]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0007]图1A是根据一些实施例的集成电路的示意框图。
[0008]图1B是根据一些实施例的集成电路的示意框图。
[0009]图2A是根据一些实施例的集成电路的电路图。
[0010]图2B是根据一些实施例的集成电路的电路图。
[0011]图3A是根据一些实施例的集成电路的电路图。
[0012]图3B是根据一些实施例的集成电路的电路图。
[0013]图4A是根据一些实施例的集成电路的电路图。
[0014]图4B是根据一些实施例的集成电路的电路图。
[0015]图4C是根据一些实施例的集成电路的电路图。
[0016]图5A是根据一些实施例的集成电路的截面图。
[0017]图5B是根据一些实施例的集成电路的截面图。
[0018]图5C是根据一些实施例的集成电路的截面图。
[0019]图6是根据一些实施例的操作ESD电路的方法的流程图。
[0020]图7是根据一些实施例的制造集成电路的方法的流程图。
具体实施方式
[0021]以下公开内容提供了许多用于实现本专利技术的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本专利技术。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。
[0022]此外，为了便于描述，本文中可以使用诸如“在
…
下方”、“在
…
下面”、“下部”、“在
…
上面”、“上部”等的间隔关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间隔关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的间隔关系描述符可以同样地作相应地解释。
[0023]在一些实施例中，钳位电路包括耦合在第一节点和第二节点之间的静电放电(ESD)检测电路。在一些实施例中，钳位电路还包括第一类型的第一晶体管。第一晶体管具有通过第三节点耦合至至少ESD检测电路的第一栅极、耦合至第一节点的第一漏极和耦合至第二节点的第一源极。
[0024]在一些实施例中，钳位电路还包括充电电路，充电电路耦合在第二节点和第三节点之间，并且被配置为在第二节点的ESD事件期间对第三节点充电。在一些实施例中，钳位电路形成在衬底中。在一些实施例中，在晶圆减薄期间已经去除了衬底的块(bulk)，从而降低了衬底中的体二极管对于ESD事件的有效性。
[0025]根据一些实施例，在本公开的第一节点处的ESD事件期间，钳位电路被导通，使得钳位电路120的沟道被用于沿正向ESD方向从第一节点向第二节点放电ESD电流。与利用体二极管来减小正向ESD方向上的ESD事件的其他方法相比，或与在制造期间去除体的其他方法(例如，无体工艺)相比，本公开的集成电路比其他方法具有更好的ESD放电能力和性能，同时占用的面积更少。
[0026]图1A是根据一些实施例的集成电路100A的示意框图。
[0027]集成电路100A包括内部电路102、电压源节点104、参考电压源节点106、输入/输出
(IO)焊盘108、二极管110、二极管112和ESD钳位电路120。在一些实施例中，至少集成电路100A、100B(图1B)，200A
‑
200B(图2A
‑
图2B)，300A
‑
300B(图3A
‑
图3B)，400A
‑
400C(图4A
‑
图4C)或500A
‑
500C(图5A
‑
图5C)被并入单个集成电路(IC)或单个半导体衬底上。在一些实施例中，至少集成电路100A、100B(图1B)，200A
‑
200B(图2A
‑
图2B)，300A
‑
300B(图3A
‑
图3B)，400A
‑
400C(图4A
‑
图4C)或500A
‑
500C(图5A
‑
图5C)包括集成在一个或多个单个半导体衬底上的一个或多个本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种钳位电路，包括：静电放电(ESD)检测电路，耦接在第一节点与第二节点之间；第一类型的第一晶体管，所述第一晶体管具有通过第三节点耦合至至少所述ESD检测电路的第一栅极、耦合至所述第一节点的第一漏极和耦合至所述第二节点的第一源极；以及充电电路，耦合在所述第二节点和所述第三节点之间，并被配置为在所述第二节点处的ESD事件期间对所述第三节点充电。2.根据权利要求1所述的钳位电路，其中，所述充电电路包括：二极管，耦合在所述第二节点和所述第三节点之间，所述二极管的阳极耦合到所述第二节点和所述ESD检测电路，阴极耦合到所述第三节点和所述第一栅极。3.根据权利要求1所述的钳位电路，其中，所述充电电路包括：第一类型的第二晶体管，具有第二栅极、第二漏极和第二源极，所述第二漏极耦合到所述第三节点、所述第一栅极和所述ESD检测电路，并且所述第二节点、所述第二栅极、所述第一源极和第二源极中的每个耦合在一起。4.根据权利要求1所述的钳位电路，其中，所述充电电路包括：与所述第一类型不同的第二类型的第二晶体管，所述第二晶体管具有第二栅极、第二漏极和第二源极，所述第二源极耦合到所述第三节点、所述第一栅极和ESD检测电路，第二栅极耦合到所述第一节点、所述第一漏极和所述ESD检测电路，并且所述第二节点、所述第一源极和所述第二漏极中的每个耦合在一起。5.根据权利要求4所述的钳位电路，其中，所述ESD检测电路包括：二极管的组，所述二极管彼此串联耦合并且耦合在所述第一节点和所述第三节点之间；以及电阻器，耦合在所述第三节点和所述第二节点之间。6.根据权利要求1所述的钳位电路，其中，所述ESD检测电路包括：电容器，耦合在所述第一节点和所述第三节点之间；以及电阻器，耦合在所述第三节点和所述第二节点之间。7.根据权利...

【专利技术属性】
技术研发人员：洪道一，赖明芳，竹立炜，林文杰，李介文，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：