【技术实现步骤摘要】
多栅极器件及其制造方法
[0001]本专利技术的实施例涉及多栅极器件及其制造方法。
技术介绍
[0002]电子工业对更小且更快的电子器件经历了不断增长的需求，这些电子器件同时能够支持更多数量的日益复杂和精细的功能。为了满足这些需求，集成电路(IC)行业中存在制造低成本、高性能和低功耗IC的持续趋势。迄今为止，通过减小IC尺寸(例如，最小的IC部件尺寸)，从而提高生产效率并且降低相关成本，在很大程度上实现了这些目标。然而，这种缩放也增加了IC制造工艺的复杂性。因此，要实现IC器件及其性能的持续进步，就需要IC制造工艺和技术方面的类似进步。
[0003]近来，已经引入了多栅极器件以改善栅极控制。已经观察到多栅极器件可以增加栅极
‑
沟道耦合，减小截止状态电流和/或减小短沟道效应(SCE)。一种这样的多栅极器件是全环栅(GAA)器件，GAA器件包括可以部分或全部围绕沟道区域延伸以在至少两侧提供对沟道区域的存取的栅极结构。GAA器件可实现IC技术的大规模按比例缩小，维持栅极控制并且缓解SCE，同时与常规IC制...
【技术保护点】
【技术特征摘要】
1.一种制造多栅极器件的方法，包括：在栅极结构中的栅极沟槽中形成栅极介电层，其中，所述栅极介电层形成在p型栅极区域中的第一沟道层周围和n型栅极区域中的第二沟道层周围；在所述n型栅极区域中的所述第二沟道层之间形成牺牲部件；在所述p型栅极区域和所述n型栅极区域中的所述栅极介电层上方的所述栅极沟槽中形成p型功函层；从所述n型栅极区域中的所述栅极沟槽去除所述p型功函层；在去除所述p型功函层之后，去除所述n型栅极区域中的所述第二沟道层之间的所述牺牲部件；在所述n型栅极区域中的所述栅极介电层上方的所述栅极沟槽中形成n型功函层，其中，所述n型功函层围绕所述n型栅极区域中的所述栅极介电层和所述第二沟道层；以及在所述p型栅极区域中的所述p型功函层和所述n型栅极区域中的所述n型功函层上方的所述栅极沟槽中形成金属填充层。2.根据权利要求1所述的方法，其中，在所述n型栅极区域中的所述第二沟道层之间的所述栅极沟槽中形成所述牺牲部件包括：在所述栅极沟槽中的所述栅极介电层上方形成牺牲层，其中，所述牺牲层和所述栅极介电层填充所述p型栅极区域中的所述第一沟道层之间的间隙，并且所述栅极介电层和所述牺牲层填充所述n型栅极区域中的所述第二沟道层之间的间隙；图案化所述牺牲层以在所述p型栅极区域中的所述第一沟道层之间以及在所述n型栅极区域中的所述第二沟道层之间形成所述牺牲部件；以及从所述p型栅极区域中的所述第一沟道层之间去除所述牺牲部件。3.根据权利要求2所述的方法，其中，从所述p型栅极区域中的所述第一沟道层之间去除所述牺牲部件包括：执行光刻工艺以形成覆盖所述n型栅极区域并且暴露所述p型栅极区域的图案化的掩模层；以及执行蚀刻工艺以去除所述p型栅极区域中的所述牺牲部件，其中，所述蚀刻工艺使用所述图案化的掩模层作为蚀刻掩模。4.根据权利要求1所述的方法，其中，去除所述n型栅极区域中的所述第二沟道层之间的所述牺牲部件包括执行蚀刻工艺，所述蚀刻工艺选择性地蚀刻所述牺牲部件，而不蚀刻所述p型功函层。5.根据权利要求1所述的方法，其中：在所述p型栅极区域和所述n型栅极区域中的所述栅极介电层上方的所述栅极沟槽中形成所述p型功函层包括：在所述p型栅极区域和所述n型栅极区域中的所述栅极介电层上方的所述栅极沟槽中形成第一p型功函层，和在所述p型栅极区域中的所述第一p型功函层上方和所述n型栅极区域中的所述栅极介电层上方的所述栅极沟槽中形成第二p型功函层；以及从所述n型栅极区域中的所述栅极沟槽去除所述p型功函层包括：在形成所述第二p型功函层之前，从所述n型栅极区域中的所述栅极沟槽去除所述第一
p型功函层，和从所述n型栅极区域中的所述栅极沟槽去除所述第二p型功函层。6.根据权利要求5所述的方法，其中：在形成所述第二p型功函层之前，从所述n型栅极区域中的所述栅极沟槽去除所述第一p型功函层包括执行第一光刻工艺和第一蚀刻工艺，其中，所述第一光刻工艺形成覆盖所述p型栅极区域的掩模层...
【专利技术属性】
技术研发人员：余佳霓，江国诚，朱龙琨，徐崇威，王志豪，黄懋霖，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。