存储器地址测试电路、方法、存储器与电子设备技术

本公开提供一种存储器地址测试电路、方法、存储器与电子设备。存储器地址测试方法包括：对待测存储器输入地址测试指令，所述地址测试指令用于对所述待测存储器的目标存储单元进行读或写操作，所述地址测试指令至少包括所述目标存储单元的逻辑地址的第一地址信息；读取所述第一锁存器的输出端以得到第二地址信息；根据所述第二地址信息以及所述待测存储器的行译码逻辑获取第三地址信息；记录所述第一地址信息与所述第三地址信息的对应关系。本公开实施例可以自动获取软件代码地址、处理器输出的逻辑地址与存储器中存储单元物理地址之间的映射关系，提高存储器测试效率。

【技术实现步骤摘要】
存储器地址测试电路、方法、存储器与电子设备
本公开涉及集成电路测试
，具体而言，涉及一种存储器地址测试电路、方法、存储器与电子设备。
技术介绍
对存储器进行运行测试时，需要使用软件对存储器的存储单元进行读写测试，进而确定待测存储器的每个存储单元是否运行正常，在此过程中，需要了解软件中的逻辑地址与存储单元的实际物理地址之间的映射关系，以便在一个读写操作出现问题后，快速定位到出现问题的存储单元，以供后续进行工程分析和改进。在相关技术中，存储器测量人员通常使用逻辑分析仪确定逻辑地址与待测存储器的存储单元的物理地址之间的映射关系，效率低下，需要大量的时间成本。而由于存储器可用于连接不同的处理器，存储器生产厂商也无法给出唯一的逻辑地址与物理地址之间的映射关系。因此，如何迅速确定软件系统逻辑地址与存储器物理地址之间的映射关系成为本领域急需解决的一个难题。需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。专利技术内容本公开本文档来自技高网...

【技术保护点】
1.一种存储器地址测试电路，其特征在于，设置在存储器中，包括：/n第一锁存器，输入端连接行地址锁存器的输入端，使能端连接行选通信号，输出端连接第一引脚组，所述第一引脚组用于连接处理器。/n

【技术特征摘要】
1.一种存储器地址测试电路，其特征在于，设置在存储器中，包括：
第一锁存器，输入端连接行地址锁存器的输入端，使能端连接行选通信号，输出端连接第一引脚组，所述第一引脚组用于连接处理器。


2.如权利要求2所述的存储器地址测试电路，其特征在于，还包括：
第二锁存器，输入端连接列地址锁存器的输入端，使能端连接列选通信号，输入端连接第二引脚组，所述第二引脚组用于连接处理器。


3.一种存储器地址测试电路，其特征在于，设置在存储器中，包括：
第三锁存器，输入端连接行译码器的输出端，使能端连接行选通信号，输出端连接第一引脚组，所述第一引脚组用于连接处理器。


4.如权利要求3所述的存储器地址测试电路，其特征在于，还包括：
第四锁存器，输入端连接列译码器的输出端，使能端连接列选通信号，输入端连接第二引脚组，所述第二引脚组用于连接处理器。


5.一种存储器地址测试方法，其特征在于，应用于存储器地址测试电路，所述存储器地址测试电路设置在待测存储器内，包括第一锁存器，所述第一锁存器的输入端连接所述待测存储器的行译码器的输入端，所述方法包括：
对待测存储器输入地址测试指令，所述地址测试指令用于对所述待测存储器的目标存储单元进行读或写操作，所述地址测试指令至少包括所述目标存储单元的逻辑地址的第一地址信息；
读取所述第一锁存器的输出端以得到第二地址信息；
根据所述第二地址信息以及所述待测存储器的行译码逻辑获取第三地址信息；
记录所述第一地址信息与所述第三地址信息的对应关系。


6.如权利要求5所述的存储器地址测试方法，其特征在于，所述存储器地址测试电路还包括第二锁存器，所述第二锁存器的输入端连接所述待测存储器的列译码器的输入端，在所述地址测试指令用于对所述目标存储单元进行写操作时，所述地址测试指令包括本次写入的第一数据信息，所述方法还包括：
读取所述第二锁存器的输出端以得到第二数据信息；
根据所述第二数据信息以及所述待测存储器的列译码逻辑获取第三数据信息；
记录所述第一数据信息与所述第三数据信息的对应关系。


7.如权利要求6所述的存储器地址测试方法，其特征在于，还包括：
确定目标存储单元对应的第一地址信息与第一数...

【专利技术属性】
技术研发人员：曹洪坤，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽;34