使用地址变换的数据处理系统技术方案

在有中央处理单元、输入／输出单元、存储器、地址总线、第一地址变换单元、第二地址变换单元和地址选择单元的数据处理系统中，中央处理单元输出的地址被第一地址变换单元变换为结果地址提供给地址总线；输入／输出单元的输出地址则直接提供给地址总线；地址总线上的地址传送给地址选择单元；地址选择单元将第一地址变换单元产生的传送到地址总线的输出地址或将输入／输出单元产生的输出地址经第二变换单元变换后获得的结果地址提供给存储器．（*该技术在2007年保护过期，可自由使用*）

【技术实现步骤摘要】
本专利技术涉及地址变换系统，特别涉及用于虚拟存储系统的地址变换系统。该虚拟存储系统需地址变换以实现对主存的访问。此项专利技术还特别简化了输入/输出设备对主存的访问。在需要地址变换以便访问主存设备的虚拟存储系统中，一个基本的问题是决定地址变换的位置。在传统实例中，例如在数字设备公司的VAX-11中(以下简称为VAX方法“VAX硬件手册”1980，202，203，206，207，316和317页)。如图1所示，中央处理单元(CPU)1输出的一个逻辑地址经CPU1的地址变换器2变换为物理地址，当输入/输出设备5无需CPU1的帮助直接访问存储设备3时，即在直接存储器访问(DMA)操作中，输入/输出设备5输出的逻辑地址经输入/输出地址变换器4变换为物理地址，如此获得的物理地址通过地址总线10提供给主存储器。根据VAX方法，在使用大量输入/输出设备时，对每个输入/输出设备或设备组都需要一个专用变换器并将它们连结在输入/输出设备5和存储器地址总线10之间。在如上所述的VAX方法中，如果访问存储设备的物理地址的地址变换是在每一输入/输出设备的出口实现的话，则需为每个输入/输出设备配备一个专用的地址变换器，这将引起由此而产生的成本问题。作为VAX方法的改进，地址变换方法可认为是从图的系统配置中，将输入/输出地址变换器4撤除，从而使输入/输出设备一侧的成本降低，CPU1的地址变换器2仍然保留。然而，在这一省去输入/输出设备的地址变换器而仅配置CPU1的地址变换器的方法中，主存的物理地址必须直接从每个输入/输出设备输出。结果，例如当涉及在磁盘单元和主存设备之间进行多个页面的数据传输时，存储设备3物理空间中连续的存储区域必须分配给磁盘以便于产生磁盘单元的地址。这导致虚拟存储系统的有利特性不能得到有效的利用，其结果，意味着使用DMA的数据传输只能限于一页一页地操作。输入/输出设备出口端没有地址变换器的数据处理系统的一个例子已在“MC68851页式存储管理单元的设计与实现”(IEEE micro杂志，卷6，号2 1986年4月，13～18页，13页图1)一文中叙述。可参考USP4，550，386关于含地址变换计算机存储系统的结构。本专利技术的目的是提供一地址变换系统，在此系统中每个输入/输出设备都可按逻辑地址访问存储设备，而无需为每个输入/输出设备配置地址变换器。大量的数据页面可在DMA操作中连续地传送。为了实现这一目的，根据本专利技术，提供一数据处理系统，它包括一个中央处理单元，至少一个输入/输出设备，如磁带或转磁盘，一个存储设备，一条地址总线，第一地址变换装置，第二地址变换装置和地址选择装置，其中，中央处理单元的输出地址经第一地址变换装置变换后作为结果地址提供给地址总线，输入/输出设备的输出地址直接供给地址总线，地址总线上的地址传送给地址选择装置，地址选择装置有选择地将第一变换装置产生的送往总线的输出地址提供给存储设备;或通过第二地址变换装置将输入/输出设备产生的输出地址变换后获得的结果地址提供给存储设备。根据本专利技术，对输入/输出设备产生的地址作变换的第二地址变换装置位于存储设备的入口端。因此，在每个输入/输出设备侧不再需要变换器。每个输入/输出设备输出的逻辑地址原封不动地提供给地址总线，即并不加以转换，尔后由位于存储设备之前的第二地址变换装置变换为物理地址，以作为对存储设备的访问地址。经第一地址变换装置由CPU提供的物理地址和由输入/输出设备直接产生的逻辑地址在地址总线上同时存在。这些地址仅需按如下方式分离，总线上的地址空间予先分为CPU的地址空间和输入/输出设备的地址空间，从而地址选择装置对地址的选择取决于地址总线上予先已确定的地址位的值。以下的评述及相配合的图示将对目前的专利技术作一清晰的说明。图1表示采用先有技术地址变换方法的数据处理系统的示意框图。图2表示根据本专利技术实施例的一个数据处理系统的框图。图3为解释地址空间配置的说明图。图4为用于详细解释CPU的地址变换器的示意图。图5是详细表示基本部分的示意图。该基本部分包括基于目前专利技术的另一实施方案的数据处理系统的输入/输出地址变换部分。图6为图5中实施方案的框图。本专利技术的实施方案及其对应图示的描述如下。图2是根据本专利技术，实现地址变换的数据处理系统的基本配置图。CPU1输出的逻辑地址11a被地址变换器2变换为物理地址11b，物理地址11b通过地址总线10和地址路径10′输入至地址选择器6。此外，输入/输出设备5输出的逻辑地址原封不动地供给地址总线10，此地址未经任何变换，通过地址路径10′输入至地址选择器6。若输入的地址是CPU1地址变换器2产生的物理地址，则地址选择器6通过CPU1的地址路径12将该地址送至存储设备3。当输入的地址是输入/输出设备5输出的逻辑地址时，则地址选择器6通过输入/输出路径13a将该地址送至地址变换器4′，尔后再将该地址变换为物理地址并经路径13b输至存储设备3。地址选择器6的选择操作与随后将要说明的在图5(或图6)中的实施方案所进行的操作相类似。例如，一些特定的位，即CPU1的地址变换器2输出地址的两个高位，和对应的特定位，即输入/输出设备5输出地址的两个高位，可用来决定对主存的访问是来自CPU1还是来自输入/输出设备5。本实施方案中的数据处理系统含三类地址空间，即在CPU内部对待的逻辑地址空间A，在总线10上的地址空间B和含有实存区域C1和输入/输出控制寄存器区域C2的物理地址空间C。图3示意性地表示这三个地址空间A-C之间的关系。在这个例子中，逻辑地址空间A有4GB，由32位逻辑地址11a表示。逻辑地址空间A分配如下。例如，地址0-1.0GB分配给用户程序的文本和数据区域A1，地址1.0～2.0GB用于用户区域A2，地址2.0～3.0GB为系统域A3保留，此区域存有操作系统，操作系统和多个用户间共享的程序和数据，地址3.0～3.5GB分配给区域A4用于不加变换地访问主存区域C1，地址3.5～4.0GB分配给区域A5，用于访问控制输入/输出设备的控制寄存器区域C2。区域A1～A3的每一地址通过地址变换，变换到主存区域C1。对非变换区域A4，逻辑地址减去区域A4(3GB)的顶地址对应于主存区域C1中的物理内存地址。即用非变换区域A4中的地址，从它简单地减去3GB以实现对主存的访问。总线10上的地址空间B，例如有64MB的大小。相应地，总线10的位宽为25位，分成4个16MB的区域B1～B4。OMB到16MB的区域B1用于从逻辑区域A1～A4访问主存区域C1，在逻辑空间中的地址区域A1，A2和A3的每个逻辑地址通过地址变换映射到区域B1。此外，在逻辑空间中的非变换区域A4通过平行位移关系以对应于区域B1。从16MB到32MB的区域B2用于通过地址变换器4′来自输入/输出设备5的对主存区域C1的访问。当从主存的角度观察时，总线空间中的区域B1和B2分别为物理和逻辑地址区域。从32MB到48MB的区域B3提供对控制输入/输出设备的寄存器区域C2的访问。从48MB到64MB的区域B4在本实施方案中为未使用的区域。根据系统中已安装的主存容量的最大值，物理空间C的大小，总线空间B可置到不是如上所述的16MB的其它值。图4表示CPU1地址变换器2的本文档来自技高网...

【技术保护点】
一个数据处理系统，其特征包括中央处理单元；连结到上述中央处理单元的第一变换装置，用于将中央处理单元输出的逻辑地址变换为物理地址；连结到所述第一变换装置的地址总线；连结到所述地址总线的至少一个输入／输出设备；存储装置；用于 将所述输入／输出设备输出的逻辑地址变换为物理地址的第二变换装置；和连结到所述地址总线，所述存储装置和所述输入／输出设备的地址选择装置，其作用是将所述第一变换装置输出的物理地址不经任何操作提供给所述存储装置和通过所述第二变换装置将所述输入 ／输出设备输出的逻辑地址提供给所述存储装置。

【技术特征摘要】
JP 1986-5-23 117381/86将包括在本发明范围内所作的任何修改和实施方案。权利要求1.一个数据处理系统，其特征包括中央处理单元；连结到上述中央处理单元的第一变换装置，用于将中央处理单元输出的逻辑地址变换为物理地址；连结到所述第一变换装置的地址总线；连结到所述地址总线的至少一个输入/输出设备；存储装置；用于将所述输入/输出设备输出的逻辑地址变换为物理地址的...

【专利技术属性】
技术研发人员：近藤惠，神谷周治，福冈和彦，崎雅继，贞光均，
申请(专利权)人：株式会社日立制作所，日立微机工程株式会社，
类型：发明
国别省市：JP[日本]