地址变换电路制造技术

ＣＡＭ／ＳＲＡＭ结构执行各种长度的块的地址变换。各个地址变换被存储在分成上半和下半部分的寄存器中。上半部分包含ＣＡＭ位单元，它们使输入若有效地址与存储的标识符（ＢＥＰＩ）匹配并与存储ＢＬ标识符的ＳＲＡＭ位单元交替。块长度标识符限定了变换的块的长度，因而限定了必然在输入有效地址与存储的标识符之间进行匹配的位的数目。下半部分包含ＳＲＡＭ位单元，它存储与标识符（ＢＲＰＮ）有关的实际地址，并与多路复用电路交替。（*该技术在2015年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及数字计算系统，且更具体地说是涉及地址变换方法和装置。现代数据处理系统一般包括地址变换方案。地址变换，是将系统数据处理器所操作的存储器地址，映象成提供给系统的存储系统的地址。一般地，数据处理系统所处理的地址被称为“有效”或“逻辑”地址。相反地，出现在数据处理系统的通信总线上的地址被称为“实际”或“物理”地址。地址变换方案改善了数据处理系统的性能；其理由至少有三个。第一，地址变换方案可被用来限定关于主存储器的具体部分的某些有用特性。例如，这些特性可以防止系统数据处理器在某些特定的操作模式下对输入/输出装置进行写入，或者可以限制存储器的其他区被高速缓冲存储器所缓存。另外，在数据处理器存储器中可以同时驻留多个应用软件而不用担心一个程序会毁坏另一个程序。第二，地址变换方案使数据处理器能够执行比系统随机存取存储器(RAM)大的程序。这些非常大的程序大多数都被存储在永久性存储装置(硬盘、磁带等等)中。根据需要将这些非常大的程序的较小部分调入到系统RAM中。这种特征被称为“虚拟存储器”。第三，在多处理器数据处理系统(MP)中的多个数据处理器可以方便地对存储在存储器中的相同数据进行存取。MP系统中的各个数据处理器能够使用不同的地址来对存储器中的相同存储单元进行存取。这种特征简化了各个系统的软件编程。这种特征还可以被单个数据处理器的数据处理系统中执行的多个程序所采用。有三种基本类型的地址变换方案分页、分段和组合的分页/分段。现有技术中的这三种方案每一个都有优点和缺点。在分页寻址方案中，主存储器被分成若干个固定大小的块(“页”)。数据处理器产生的各个有效地址的一定数目的地址位(最有效位)标明了存储器中选定的页。各个有效地址的其余的地址位(最低有效位)标明了选定的页中的字节。页通常是较小的。因此，页变换数据是大量的并被存储在一个表中。在分段地址方案中，主存储器被分成若干个大小可变的块(“段”)。数据处理器产生的各个有效地址的最高有效和最低有效位分别标明了段和选定的段中的字节。在开始时，数据处理系统的操作系统程序码、其应用程序码、其应用程序数据、以及其指针栈均被映象到主存储器中的四个段中的不同的一个中。因此，段的大小已经扩展到比页的大小大若干个量级。段变换数据较小因而可以被存储在寄存器存储器或表中。在分页/分段方案中，主存储器也被分割成页。然而，各个有效地址，在被映象到主存储器中的具体页中之前，借助分段方案而被映象到一个中介或“虚拟”地址。同样，最低有效位被用来标明选定页中的字节。在某些分页/分段方案中，页和段都是固定大小的块。PowerPC Architecture采用了这种全部固定大小的分页/分段寻址方案。PowerPC Architecture在分页/分段方案之外限定了两种附加的寻址模式。第一，一种块地址变换机制(BAT)提供了将比单个的页大的有效地址范围映象到实际存储器的邻接区中的手段。这些区能够标示一个存储映象显示缓存器或一个特别大的数值数据阵列。第二，PowerPC Architecture限定了一种实际寻址模式。在该实际寻址模式中，数据处理器所处理的有效地址在不受到任何变换的情况下被输出到存储系统。如果被启动，则选择该实际寻址模式。如果该实际寻址模式没有被启动，则BAT的成功地址变换产生实际地址。如果实际寻址模式没有被启动且BAT不产生成功的地址变换，则分页/分段方案产生该实际地址。根据本专利技术，公布了一种地址变换器，它具有适当的配置以基本上消除已知地址变换器的缺点。一种地址变换器具有多个用于将接收的有效地址变换成实际地址的输入端。各个输入端具有第一和第二行沿着平行线和字线驱动器排列的电路单元。第一行电路单元具有J个屏蔽位—标识符位单元对，其中J是一个整数。J个屏蔽位—标识符位单元对又具有屏蔽位单元和第一内容寻址存储位单元。第l个屏蔽位单元存储第l个逻辑状态，其中l是从1至J的一个整数。第l个第一内容寻址位单元存储多个标识符位中的第l个。如果接收的多个有效地址位的第l个与第l个逻辑状态相匹配或者如果第l个标识符位在逻辑上等价于第一个逻辑状态，则第l个第一内容寻址位单元还去除对第一组多个控制信号中的第l个的断言。如果各个第一控制信号被去断言，则字线驱动器断言一个匹配信号。第二行电路单元具有J个数据位—多路复用电路对。J个数据位—多路复用电路对由具有数据位单元和多路复用电路。第l个数据位单元存储多个实际地址位中的第l个。如果字线驱动器断言匹配信号且如果第l个逻辑状态与第一个逻辑状态相对应，第l个多路复用电路输出多个有效地址位中的第l个。或者，如果字线驱动器断言匹配信号且如果第l个逻辑状态与第二逻辑状态相对应，则第l个多路复用电路输出多个实际地址位中的第l个。第l个多路复用电路与第l个屏蔽位单元对相邻。从以下结合附图的详细描述，可以更清楚地理解本专利技术的特征和优点。在附图中，相同的标号被用来表示相同的部分，且其中附图说明图1是框图，显示了根据本专利技术的数据处理器；图2是框图，显示了图1的数据高速缓冲存储器；图3是图2所示的块地址变换器的框图；图4是框图，显示了图3所示的块地址变换器的第一部分；图5是图3所示的块地址变换器的第二部分的电路图；图6是图3所示的块地址变换器的第三部分的电路图；图7是框图，显示了图2所示的块地址变换器的位单元配置；图8是图2所示的有效—实际地址变换器的框图；图9是图1所示的第二种地址变换器的框图；图10是图9所示的段后备缓存器的框图；图11是图10所示的段后备缓存器的第一部分的逻辑图；且图12是图11所示的段后备缓存器的第二部分的逻辑图。图1显示了根据本专利技术的数据处理器10的框图。数据处理器10是这样的数据处理器，即它通过采用与分页/分段寻址变换方案相结合的块地址变换器方案而改善了性能。块地址变换器将可变长度的有效地址块变换成类似大小的实际地址块。与各个块地址变换映象相联系的一个标识符，指明了块的大小。块的该大小规定了为了产生变换而在输入有效地址块与存储的映象标识符必须匹配的位数目。块的大小还规定了块地址变换器从一个存储的数据场输出的位的数目和它从输入的有效地址输出的位数。所公布的块地址变换器在半导体基底上的配置，减小了其大小并增大了其操作频率。1.数据处理器概述继续参见图1，总线接口单元(以下称为BIU)12控制着数据处理器10与数据处理系统(未显示)的其他部分之间的数据流动。BIU12与指令高速缓冲存储器14和数据高速缓冲存储器16相连。数据高速缓冲存储器16将在下面结合图2至8进行更详细的描述。指令高速缓冲存储器114将指令提供给指令提取单元18指令提取单元18将各个指令送到适当的执行单元。数据处理器10带有分支单元20、定点执行单元A22、定点执行单元B24、复杂定点执行单元26、装载/存储执行单元28、和浮点执行单元30。定点执行单元A 22、定点执行单元B24、复杂定点执行单元26、和装载/存储执行单元28将它们的结果读出并写入到一个通用构造寄存器存储器32(标为GPR且以下称为GPR存储器)和一个第一更名缓存器34。复杂定点执行单元26和装载/存储执行单元28将它们的结果读出并写入到一个浮点构造寄存器存储器36(标为FPR且在下面被称为FPR存储器)和本文档来自技高网...

【技术保护点】
一种地址变换电路，用于将接收的有效地址变换成实际地址，其特征在于：多个入口，这多个入口的每一个都包括：大体上沿着第一条线路排列的第一行电路单元，该第一行电路单元的特征在于：Ｊ个屏蔽位－标识符位单元对，其中Ｊ是一个整数，这Ｊ个屏蔽 位－标识符位单元对中的每一个都沿着第一线路排列，该Ｊ个屏蔽位－标识符位单元对的每一个的特征在于：一个屏蔽位单元，第ｌ个屏蔽位单元对的屏蔽位单元存储ｌ个逻辑状态，其中ｌ是从１至Ｊ的整数；第一内容寻址存储位单元，该第ｌ个屏蔽位－标识符位 单元对的第一内容寻址位单元与第ｌ个屏蔽位－标识符位单元对的屏蔽位单元相耦合，第ｌ个屏蔽位－标识符位单元对的第一内容可寻址位单元存储多个标识符位中的第ｌ个，第ｌ个屏蔽位－标识符位单元对的第一内容寻址位单元接收多个有效地址位中的第ｌ个，如果第ｌ个逻辑状态对应于一个第一状态或者如果多个标识符位中的第ｌ个在逻辑上与多个有效地址位中的第ｌ个相等，则第ｌ个屏蔽位－标识符位单元对的第一内容寻址位单元解除对Ｊ个第一控制信号中的第ｌ个的认定；与Ｊ个屏蔽位－标识符位单元对的各个第一内容寻址存 储器位单元相耦合的字线驱动器，如果Ｊ个第一控制信号中的每一个都被解除认定，则该字线驱动器确认一个匹配线信号；大体上沿着一条第二线路排列的第二行电路单元，该第二线大体上与第一线平行，该第二行电路单元的特征在于：Ｊ个数据位－多路复用电路 对，这Ｊ个数据位－多路复用电路对中的每一个都沿着第二线路排列，这Ｊ个数据位－多路复用电路对的每一个的特征在于：数据位单元，第ｌ个数据位－多路复用电路对的数据位单元与第ｌ个屏蔽位－标识符位单元对相邻，第ｌ个数据位－多路复用电路对存储多个实 际地址位中的第ｌ个；以及多路复用电路，第ｌ个数据位－多路复用电路对的多路复用电路与第ｌ个屏蔽位－标识符位单元对相邻并与第ｌ个数据位－多路复用电路对的数据位单元相邻，第ｌ个数据位－多路复用电路对的多路复用电路与字线驱动器相邻、与第ｌ个数据 位－多路复用电路对的屏蔽位单元相邻、并与第ｌ个数据位－多路复用电路对的数据位单元相邻，如果字线驱动器确认匹配线信号且如果第ｌ个逻辑状态对应于第二逻辑状态则第ｌ个数据位－多路复用电路对的多路复用电路输出多个实际地址位中的第ｌ个，如果该字线驱动器确认该匹配线信号且如果第ｌ个逻辑状态对应于第一逻辑状态则第ｌ个数据位－多路复用电路对的多路复用电路输出多个有效地址位中的第ｌ...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：彭迟俊，保罗C罗斯巴克，
申请(专利权)人：摩托罗拉公司，
类型：发明
国别省市：US[美国]