【技术实现步骤摘要】
本专利技术是关于一种处理地址映射的电路，尤其对于处理结构性非连续的地址映射可大量减少以软件方式的地址运算。目前处理器对存储器或周边存取，都采用单一固定地址映射存取方式，在硬件电路设计时，便将存储器或周边的存取地址固定下来。有些电路在地址解码时采用不完全解码技巧，只解码部分地址线，让相同的周边或存储器可以对应到不同的地址，但这种技巧下，不同地址的资料排列方式却是相同的。有些嵌入式处理器(Embedded CPU)，将地址解码电路内建在处理器内。可用程序设定方式，指定所接的存储器或周边的地址，但所存取的都是连续地址空间。习知技术对于处理结构性非连续的地址映射仍以软件方式的地址运算处理，而大量增加以软件方式的地址运算，对于经常处理如阵列资料而言，增加处理器的负荷。本专利技术的主要目的是在提供一种多重可变地址映射电路，以便能在处理结构性非连续资料时，由硬件的地址映射电路取代大量的软件地址运算。本专利技术的次要目的是在提供一种多重可变地址映射电路，以便能增加程序的可移植性(Portability)，由于可以将实体地址映射到逻辑地址，程序设计师设计主要系统程序时直接采用...
【技术保护点】
一种多重可变地址映射电路，是接收阵列资料中某一栏位阵列的输入逻辑地址而处理为输出实体地址，其特征在于，其地址映射器中多重可变地址映射电路包括： 至少一个地址映射器，用以负责处理阵列中某一栏位阵列的输入逻辑地址与输出实体地址的转换，其中该至少一个地址映射器包括： 基底位移暂存器，记录该栏位阵列要做地址映射的起始实体地址； 逻辑基底暂存器，记录该栏位阵列要做地址映射的起始逻辑地址； 栏位长度暂存器，记录该栏位阵列的长度； 记录长度暂存器，记录该阵列的长度； 减法器，将输入逻辑地址与逻辑基底暂存器所储存的逻辑地址进行减法的运算； 除法／余...
【技术特征摘要】
【专利技术属性】
技术研发人员：吴穆，
申请(专利权)人：财团法人资讯工业策进会，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。