具有双总线结构的计算机系统的仲裁控制逻辑技术方案

仲裁控制逻辑位于总线接口单元之中自与位于系统总线上面的一个中央仲裁控制器交互作用。该中央仲裁控制器响应该仲裁控制逻辑而同时执行：（ｉ）仲裁周期，在此周期中，中央仲裁控制器在多个输入／输出设备与中央处理器之间作出仲裁以确定输入／输出设备或中央处理器中哪一个应被授权控制输入／输出总线，以及（ｉｉ）授权周期，在此周期中，中央仲裁控制器授予对输入／输出总线的控制权并扩充对系统总线的控制到输入／输出设备之一或中央处理器。（*该技术在2012年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及计算机系统中的总线接口，且特别涉及了用于一种双总线结构计算机系统的总线仲裁控制的改进的仲裁控制逻辑的方法。一般在计算机系统中，特别是个人计算机系统中，数据在诸如中央处理器(CPU)，存储设备和直接存储访问(DMA)控制器等各种系统设备之间进行传输。此外，数据也在诸如输入/输设备这样的扩展单元间以及这些输入/输出设备和各种系统设备之间进行传输。输入/输出备以及系统设备是通过由一系列导体构成的计算机总线来彼此相互之间进行通信的，沿着这些总线导体，信息由住一资源传到另外不同的资源。许多系统设备和输入/输出设备可作为总线控制器(即可控制计算机系统的设备)和总线从属设备(即由总线控制的单元)。如所周知，个人计算机是具有多总线的。典型的情形是，局部总线用于中央处理器与超高速缓存器或存储控制器，而系统输入/输出总线用于诸如直接存储访问控制器或输入/输出设备的系统总线通过存储控制器而与系统存储器进行通信。系统输入/输出总线包括由总线接口单元所连接的系统总线与输入/输出总线。诸输入/输出设备通过输入/输出总线彼此进行通信。输入/输出设备通过输入/输出总线彼此进行通信。输入/输出设备典型地需要与诸如系统存储器这样的系统总线设备通信。这些通信经由总线接口单元既要通过输入/输出总线又要通过系统总线。在计算机系统中常需要对扩展设备仲裁其对计算机系统的输入/输出总线系统的拥有权;即决定哪一个扩展设备可以通过输入/输出总线传输信息。经已知道可以提供一种仲裁程序以确定哪一个扩展设备可以通过输入/输出总线传输信息，即由该仲裁程序对总线进行分配。这样的仲裁程序其作用是作为中心仲裁控制点(CACP)，所有对于I/O(输入/输出，下同)总线的仲裁都经此发生。I/O总线操作在时间上分解成称作总线周期的单元。I/O总线的总线周期又分解成仲裁周期与授权周期。在仲裁周期过程中，扩展设备竞争I/O总线拥有权。在授权周期中，取得总线拥有权的设备传输信息。I/O设备在仲裁程序授权方式过程中可以只是向系统存储器启动存储读或写周期。由于分别执行仲裁和只能发生在仲裁程序授方式下的存储读和写周期所需要的时间，那种串行仲裁方法就限制了双总线结构计算机系统的功能。本专利技术的一个目的就是要对双总线计算机结构系统提供一种仲裁系统和方法，该方法可以同时进行(ⅰ)在CPU(中央处理器，下同)与竞争控制I/O总线的I/O设备之间进行仲裁;(ⅱ)完成I/O控制设备向系统存储器的读或写操作或CPU向I/O从属设备上的扩展存储器的写操作。根据本专利技术，对于具有双总线结构的计算机提供了仲裁控制逻辑和仲裁方法。该仲裁控制逻辑是由建立在计算机中位于系统总线与输入/输出总线之间的总线接口单元的硬件中的算法来实现的。该仲裁控制逻辑改进了双总线结构计算机的性能，使得中央仲裁控制点的仲裁周期与CPU或I/O设备的存储读出与写入周期可同时进行。仲裁控制逻辑在三个规定条件下操作。第一个条件，是一个I/O设备需要将数据写入系统存储器。在完成了一个仲裁周期之后，中央仲裁控制点将I/O总线与系统总线的控制经由总线接口单元授予I/O设备。I/O设备向系统存储器启动一个或多个写周期，这些写周期在写入系统存储器之前是暂存于总线接口单元中的缓冲器之中的。由于I/O设备可能在任何时刻释放对I/O总线的控制，于是总线接口单元能够保持仍需要从缓冲器写入系统存储器的数据。虽然I/O调和可能释放对I/O总线的控制，但它必须(通过总线接口单元)保持对系统总线的控制以完成缓存数据通过系统总线到系统存储器的写传输。总线接口单元中的仲裁控制逻辑识别这一条件并向中央仲裁控制点启动中央仲裁控制点的越权信号请求它保持对系统总线的控制。于是，在缓存的写入数据从I/O设备向系统存储器传输的同时，中央仲裁控制点开始了新的仲裁周期。在完成了缓存写传输时，中央仲裁控制点越权信号被释放以使得中央仲裁控制点完成仲裁并授权I/O总线。仲裁控制逻辑在总线接口单元中操作的第二种条件是在I/O设备想要从系统存储器中读取数据时出现的。在完成了一个仲裁周期之后，中央仲裁控制点向该I/O设备(通过总线接口单元)授予I/O总线与系统总线控制权。I/O设备向系统存储器启动一个或多个读周期。总线接口单元中的缓冲器不断地由具有与先前读取的地址相邻地址的预取数据所填充。一旦I/O设备从缓冲器读完数据的最后一个字节，它就可能释放I/O总线的控制而预取数据出就不需要了。于是总线接口单元中缓冲器必须置零以有效地请除这一不需要的数据。虽然I/O设备可能在任何时刻释放对I/O总线的控制，但该设备必须(通过总线接口单元)保持对系统总线的控制，直到数据从系统存储器到总线接口单元当前的传输完成为止。总线接口单元中的仲裁控制逻辑识别这一条件并向CACP(中央仲裁控制点-下同)启动CACP越权信号请求其保持对系统总线的控制直到最后的预取操作完成及总线接口单元中的缓冲器置零为止。于是，CACP在总线接口单元完成从系统存储器经系统总线的最后的预取操作并随后将缓冲器置零的同时开始关于I/O总线的一个新的仲裁周期。系统总线到I/O总线的转换逻辑提供了一种缓冲器，以此缓冲器内准备由CPU等系统设备写入I/O受控控制上的扩展存储器的数据在写入I/O受控设备以前进行暂存储。数据最后的传输在转换逻辑之中被缓存之后，系统总线就不再需要了。这时CPU与总线接口单元就指示它们已与系统总线无关。这时中央仲裁控制器可以进入对I/O总线的仲裁状态，即使这时在转换逻辑中被缓存的数据仍然经I/O总线被写入I/O设备也无妨。这种情形成为可能是由于与I/O设备不同的是CPU不论在中央仲裁控制器的仲裁或授权的方式中均可向一个I/O设备写入。在总线接口单元中的仲裁控制逻辑识别这一条件并向CACP启动CACP越权信号请求其保持对I/O总线的控制直到缓存的数据最后一个字节写入I/O设备为止。这样，中央仲裁控制器在转换逻辑之中的缓存的数据写入I/O设备的同时接通了仲裁周期。附图说明图1是一计算系统与按本专利技术原理构造的总线接口单元相结合的一幅原理框图;图2是图1的计算机系统的总线接口单元的原理框图。图3是图2的总线接口单元的FIFO缓冲器的原理框图;图4是图1的CACP(中央仲裁控制点)线路和总线接口单元的线路框图;且图5是图1的总线接口单元中实现的仲裁控制逻辑的一个实施例的线路图。首先看图1，所示的一个一般的计算机系统10由系统板12和处理器组合体14组成。处理器组合体包括处理器部分16与通过局部总线连接器22连接到处理器局部总线20的基础部分18。处理器部分16操作频率为50MHE(兆赫-下同)，基础部分18操作频率为40MHE。系统板12包括交错系统存储器24和26以及输入/输出(I/O)设备28。存储器24及26与处理器组合体14之间的通信由存储器总线30处理，而I/O设备28与处理器组合体14之间的通信由I/O总线32进行。I/O设备与存储器24及26之间的通信由I/O总线32、系统总线76、与存储器总线30处理。I/O总线32能够适合“微通道”(MICRO CHANNEL )计算机结构。存储器总线30与I/O总线32通过处理器组合体连接器34连接到处理器组合体基础部分18。诸如存储器扩展设备等I/O本文档来自技高网...

【技术保护点】
（１）一种计算机系统，它包括：系统存储器；一个存储控制器，该控制器用于控制对系统存储器的访问，上述系统存储器与该存储控制器由一存储总线连接；一个中央处理器，该处理器与上述存储控制器有电连接，该中央处理器能够通过上述存储器总线向上述系统存储器读和写数据；以及一个总线接口单元，该单元由一系统总线电连接到上述存储控制器且由一输入／输出总线连接到多个输入／输出设备上，上述输入／输出设备能够通过上述输入／输出总线启动读和写操作，上述总线接口单元能够检测到什么时候上述输入／输出设备之一通过上述输入／输出总线已完成一个读或写操作，上述总线接口单元包含一个缓冲器线路，通过上述总线接口单元在上述系统总线与上述输入／输出总线之间所传输的读和写数据在传输的过程中是暂时存储在该缓冲器线路中的；上述计算机系统具有以下特征：一个位于上述系统总线上的中央仲裁控制点，它逐次地进行以下操作：（ｉ）仲裁周期，在此周期里，上述中央仲裁控制器在上述多个输入／输出设备与上述多输入／输出设备与上述中央处理器之间操作出仲裁以决定上述诸输入／输出设备或上述中央处理器之中那一个应该被授权对上述输入／输出总线进行控制；以及（ｉｉ）授权同期，在此周期里，上述中央仲裁控制器授权对上述输入／输出总线的控制并扩充对上述系统总线的控制到上述输入／输出设备之上或者上述中央处理器；上述中央仲裁控制点至少部分地受到仲裁控制逻辑的控制，该控制逻辑响应一组预定的操作条件；与此相关，允许数据传输操作与中央仲裁控制点的操作同时发生。（２）权利要求（１）的计算机系统，其特征为：上述仲裁控制逻辑是由建立在上述总线接口单元中硬件里算法来实现的。（３）权利要求（１）中的计算机系统，其特征为：上述预定操作条件之一出现在当上述输入／输出设备之一经上述输入／输出总线和上述系统总线从系统存储器读取数据的时候。（４）权利要求（１）中的计算机系统，其特征为：上述预定操作条件之一出现在当上述输入／输出设备之一经上述输入／输出总线和上述系统总线向系统存储器写入数据的时候。（５）权利要求（１）中的计算机系统，其特征为：上述预定操作条件之上出现在当上述中央处理器向作为输入／输出总线上的从属设备的上述输入／输出设备之一写入数据的时候。（６）权利要求（１）中的计算机系统，其特征为：上述总线接口单元包括了一个双端口、异步、双向的存储单元，该存储单元在上述系统总线与上述这输入／输出总线之间提供了数据信息的暂时存储。（７）...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：奈德阿米尼，伯迟茹F布茹，瑞查德L霍讷，特瑞丝J罗曼，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]