半导体结构及其形成方法技术

本申请公开了一种半导体结构及其形成方法，所述半导体结构包括半导体衬底、第一沟槽结构和第二沟槽结构，所述第一沟槽结构形成在所述半导体衬底中，用于形成沟槽式电容器，所述第二沟槽结构，形成在所述半导体衬底中并环绕所述第一沟槽结构设置。所述第二沟槽结构用于在所述半导体衬底被切割时防止所述第一沟槽结构受到机械性损伤。所述第一沟槽结构与所述第二沟槽结构在同一个蚀刻工艺中形成，并未增加额外的工艺步骤。本申请所公开的半导体结构及其形成方法能够在不增加额外的工艺步骤的情况下防止衬底在芯片切割过程受到机械损伤。

【技术实现步骤摘要】
半导体结构及其形成方法
本申请涉及半导体制造
，尤其涉及一种半导体结构及其形成方法。
技术介绍
在半导体制造过程中，为了防止潮气或灰尘进入芯片，通常在衬底上围绕芯片设置密封环。将密封环接地还能够频率来自芯片外的静电干扰。然而，由于密封环通常都设置在衬底上方，故其无法在芯片切割过程中阻止外部应力作用至衬底内，以致于对位于衬底内的半导体结构带来机械损伤。因此，需要一种能够防止衬底在芯片切割过程受到机械损伤的半导体结构及其形成方法。
技术实现思路
鉴于以上所述现有技术的缺点，本申请的目的在于提供一种能够在不增加额外的工艺步骤的情况下防止衬底在芯片切割过程受到机械损伤的半导体结构及其形成方法。本申请的一个方面提供了一种半导体结构，其包括半导体衬底、第一沟槽结构和第二沟槽结构，所述第一沟槽结构形成在所述半导体衬底中，用于形成沟槽式电容器，所述第二沟槽结构形成在所述半导体衬底中并环绕所述第一沟槽结构设置。在一些实施例中，所述第二沟槽结构包括一个或多个沟槽，所述多个沟槽互相环绕设置，且所述所述多个沟槽中的至少一个结构连续。在一些实施例中，所述第二沟槽结构包括一个或多个结构不连续的沟槽，所述多个沟槽互相环绕设置。在一些实施例中，所述多个结构不连续的沟槽都包括缺口，所述缺口以相互交错的方式设置。在一些实施例中，在所述多个结构不连续的沟槽中，相邻沟槽的间距为2μm至5μm。在一些实施例中，所述第二沟槽结构中的每个沟槽的深度为25μm至35μm。r>在一些实施例中，所述第二沟槽结构中的每个沟槽的宽度为0.8μm至1.2μm。在一些实施例中，所述第二沟槽结构与所述第一沟槽结构的间距为8μm至12μm。在一些实施例中，所述的半导体结构还包括切割道，所述切割道形成在所述半导体衬底中并环绕所述第二沟槽结构，所述第二沟槽结构与所述切割道的间距为8μm至12μm。本申请的一个方面提供了一种半导体结构的形成方法，其包括：提供半导体衬底；以及刻蚀所述半导体衬底，同时形成第一沟槽结构和第二沟槽结构，其中，所述第一沟槽结构用于形成沟槽式电容器，所述第二沟槽结构环绕所述第一沟槽结构设置。在一些实施例中，所述第二沟槽结构包括一个或多个沟槽，所述多个沟槽互相环绕设置，且所述所述多个沟槽中的至少一个结构连续。在一些实施例中，所述第二沟槽结构包括一个或多个结构不连续的沟槽，所述多个沟槽互相环绕设置。在一些实施例中，所述多个结构不连续的沟槽都包括缺口，所述缺口以相互交错的方式设置。在一些实施例中，在所述多个结构不连续的沟槽中，相邻沟槽的间距为2μm至5μm。在一些实施例中，所述第二沟槽结构与所述第一沟槽结构的间距为8μm至12μm。在一些实施例中，所述第二沟槽结构中的每个沟槽的深度为25μm至35μm。在一些实施例中，所述第二沟槽结构中的每个沟槽的宽度为0.8μm至1.2μm。在一些实施例中，所述的半导体结构的形成方法还包括：刻蚀所述半导体衬底，以形成切割道，其中，所述切割道环绕所述第二沟槽结构设置，所述第二沟槽结构与所述切割道的间距为8μm至12μm。本申请所提出半导体结构及其形成方法通过在形成用于设置电容器的沟槽的同时形成用于阻隔外部机械损伤的沟槽，以最小的代价(即，无需新增任何工艺步骤)实现了在芯片切割时防止衬底受到机械性损伤的技术效果。附图说明以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本公开的范围，其他方式的实施例也可能同样的完成本申请中的专利技术意图。应当理解，附图未按比例绘制。其中：图1为一种半导体结构的示意图；图2为根据本申请实施例的半导体结构的形成方法的流程图；图3至图6为根据本申请实施例的半导体结构的形成过程的结构示意图；图7a为根据本申请实施例的半导体结构的沟槽结构的示意图；图7b为本申请实施例的沿图7a中的线A-A截取的剖视图；图7c为根据本申请另一实施例的沿图7a中的线A-A截取的剖视图；图8a为根据本申请实施例的半导体结构的沟槽结构的示意图；图8b为根据本申请实施例的沿图8a中的线B-B截取的剖视图；图8c为根据本申请另一实施例的沿图8a中的线B-B截取的剖视图。具体实施方式以下描述提供了本申请的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本公开的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本公开不限于所示的实施例，而是与权利要求一致的最宽范围。除非另有说明，或如根据用途环境可显而易见，将给本文中使用的任何术语、缩略语、首字母缩写或科学符号及记号赋予本专利技术最接近地归属的技术学科中的其普通含义。可在本文中呈现的说明通篇中使用以下术语、缩略语及首字母缩写且通常应赋予其以下含义，除非本文中所述的其它说明对其加以反驳或详尽说明。应理解，当称例如层、区或衬底的元件“在另一元件上”时，其可直接在另一元件上，或者也可存在介入元件。相反，当将元件称为“直接在另一元件上”时，不存在介入元件。还应理解，当元件称为“连接”或“耦合”到另一元件时，其可直接连接或耦合到另一元件，或者也可存在介入元件。相反，当元件称为“直接连接”或“直接耦合”到另一元件时，不存在介入元件。下面结合实施例和附图对本专利技术技术方案进行详细说明。如图1所示，一种半导体结构包括半导体衬底10、形成于半导体衬底10中的沟槽20、形成于沟槽20中的电容器30、连接电容器的接触层50、连接接触层50的金属互连层60、位于半导体衬底10上方的密封环40。在这种半导体结构中，虽然设置了密封环40以保证衬底上方的器件不受潮气、灰尘、静电等外部干扰，但是在芯片切割过程中，密封环40无法阻止外部应力作用至衬底内。例如，由于外部应力而产生的裂缝70可能延伸至衬底内，从而对位于衬底内的电容器30造成损伤。为了解决上述问题，本专利技术实施例提供一种半导体结构的形成方法，如图2所示，包括以下步骤：步骤S102：提供半导体衬底；步骤S104：刻蚀所述半导体衬底，同时形成第一沟槽结构和第二沟槽结构，其中，所述第一沟槽结构用于形成沟槽式电容器，所述第二沟槽结构环绕所述第一沟槽结构设置。下面结合图3至图6对上述各个步骤进行详细说明。应注意，以其他顺序执行以上和以下步骤的方法也落入本公开的保护范围。如图3所示，提供半导体衬底100。半导体衬底100的材料可以为硅(Si)、锗(Ge)、硅锗(GeSi)、碳化硅(SiC)、绝缘体上硅(SOI)、绝缘体上锗(GOI)，或者其它的材料，例如砷化本文档来自技高网...

【技术保护点】
1.一种半导体结构，其特征在于，包括：/n半导体衬底；/n第一沟槽结构，形成在所述半导体衬底中，用于形成沟槽式电容器；以及/n第二沟槽结构，形成在所述半导体衬底中并环绕所述第一沟槽结构设置。/n

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
半导体衬底；
第一沟槽结构，形成在所述半导体衬底中，用于形成沟槽式电容器；以及
第二沟槽结构，形成在所述半导体衬底中并环绕所述第一沟槽结构设置。


2.如权利要求1所述的半导体结构，其特征在于，所述第二沟槽结构包括一个或多个沟槽，所述多个沟槽互相环绕设置，且所述所述多个沟槽中的至少一个结构连续。


3.如权利要求1所述的半导体结构，其特征在于，所述第二沟槽结构包括一个或多个结构不连续的沟槽，所述多个沟槽互相环绕设置。


4.如权利要求3所述的半导体结构，其特征在于，所述多个结构不连续的沟槽都包括缺口，所述缺口以相互交错的方式设置。


5.如权利要求4所述的半导体结构，其特征在于，在所述多个结构不连续的沟槽中，相邻沟槽的间距为2μm至5μm。


6.如权利要求1所述的半导体结构，其特征在于，所述第二沟槽结构中的每个沟槽的深度为25μm至35μm。


7.如权利要求1所述的半导体结构，其特征在于，所述第二沟槽结构中的每个沟槽的宽度为0.8μm至1.2μm。


8.如权利要求1所述的半导体结构，其特征在于，所述第二沟槽结构与所述第一沟槽结构的间距为8μm至12μm。


9.如权利要求1所述的半导体结构，其特征在于，还包括：
切割道，形成在所述半导体衬底中并环绕所述第二沟槽结构设置，
其中，所述第二沟槽结构与所述切割道的间距为8μm至12μm。


10.一种半导体结构的形成方法，其特征在于，包括：
提供半导...

【专利技术属性】
技术研发人员：蔡巧明，杨菁国，黄苑，
申请(专利权)人：中芯国际集成电路制造北京有限公司，中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：北京;11