【技术实现步骤摘要】
一种基于阵列式孔道的二级激发自毁芯片及其制备方法
本专利技术属于信息安全和半导体器件，涉及一种可与核心芯片或微机电器件(MEMS)集成、具备自毁功能的结构设计及其制备方法，具体涉及一种基于阵列式孔道的二级激发自毁芯片及其制备方法。
技术介绍
随着现代信息技术的高速发展，基于硅、氮化镓等半导体材料的各类半导体器件在军民领域的信息获取、分析、存储、传输等环节获得广泛地应用，一些信息终端设备不可避免的存储着大量的核心数据。如果信息终端设备发生丢失、被窃等意外时，就有可能会导致保存在存储芯片中的重要信息被窃取泄密，因此在产品规划、设计时需要对存储芯片等重要芯片增加自毁功能，以确保能够在紧急情况下销毁核心芯片以保护信息不被泄露。此外，精密的MEMS器件体现了设计者精巧的设计思路，也需要集成相应的自毁结构以防止被破拆仿制。目前，芯片自毁设计多采用强脉冲电流冲击法，利用瞬间导通的强脉冲电流击穿芯片电路致使其功能丧失，但由于只是小区域击穿，芯片损毁不彻底，整体结构仍得以保留，存储信息仍有部分恢复的可能性。只有采用物理或化学方法彻底损...
【技术保护点】
1.一种基于阵列式孔道的二级激发自毁芯片，其特征在于：包括基底层和自毁结构；/n所述基底层为目标芯片(5)；/n所述自毁结构设置于目标芯片(5)的背面，包括加热电路、若干孔道(4)以及含能材料层(6)，所述孔道阵列式排布于目标芯片(5)上的拟损毁区域，所述含能材料层(6)覆盖加热电路的加热区以及至少部分孔道阵列区域，所述加热电路串联于外部控制单元和供电单元构成的电路回路中。/n
【技术特征摘要】
20201119 CN 20202268725911.一种基于阵列式孔道的二级激发自毁芯片，其特征在于：包括基底层和自毁结构；
所述基底层为目标芯片(5)；
所述自毁结构设置于目标芯片(5)的背面，包括加热电路、若干孔道(4)以及含能材料层(6)，所述孔道阵列式排布于目标芯片(5)上的拟损毁区域，所述含能材料层(6)覆盖加热电路的加热区以及至少部分孔道阵列区域，所述加热电路串联于外部控制单元和供电单元构成的电路回路中。
2.根据权利要求1所述的基于阵列式孔道的二级激发自毁芯片，其特征在于：所述所述外部控制单元包括光敏开关(7)或/和力敏开关(8)，所述光敏开关(7)或/和力敏开关(8)两端分别接入加热电路和供电单元。
3.根据权利要求2所述的基于阵列式孔道的二级激发自毁芯片，其特征在于：所述加热电路包括电极焊盘(1)、两根金属导线(2)和加热丝(3)，电极焊盘(1)包括正极焊盘和负极焊盘，正极焊盘和负极焊盘分别与一根金属导线(2)连接，加热丝(3)的两端端部分别与两根金属导线(2)连接，正极焊盘和负极焊盘分别与外部控制单元和供电单元连接，所述加热丝(3)为加热电路的加热区。
4.根据权利要求3所述的基于阵列式孔道的二级激发自毁芯片，其特征在于：所述加热丝(3)的宽度为2-50微米，线长为500-50000微米，长宽比200-5000，线厚200-1000纳米。
5.根据权利要求1-4任一所述的基于阵列式孔道的二级激发自毁芯片，其特征在于：所述孔道阵列的孔间距为20-200微米，所述孔道(4)的孔径为10-100微米，孔道(4)的深度为20-200微米；孔道(4)横截面为圆形、矩形或正多边形。
6.一种权利要求1-5任一所述的基于阵列式孔道的二级激发自毁芯片的制备方法，其特征在于：包括以下步骤：
S1、在基底的背面制备一层绝缘层，并在绝缘层表面沉积一层金属导电层；
S2、采用光刻工艺将金属导电层刻蚀成加热电路；
S3、根据拟损毁区域，采用光刻工艺在基底上加热电路旁刻蚀出孔道阵列，孔道阵列范围涵盖目标芯片拟损毁区域；
S4、采用涂覆工艺在基底的背面涂覆含能材料层，含能材料层覆盖加热电路的加热区以及至少部分孔道阵列区域；
S5、将加热电路与外部控制单元和供电单元连接即可。
7.根据权利要求6所述的基于阵列式孔道的二级激发自毁芯片的制备方法，其特征在于：所述步骤S5中，在供电单元与加热电路之间接入并联连接的光敏开关、力敏开关。
8.根据权利要求6所述的基于阵列式孔道的二级激发自毁芯片的制备方法，其特征在于：所述步...
【专利技术属性】
技术研发人员：任丁，邵梦凡，刘波，昂然，林黎蔚，
申请(专利权)人：四川大学，
类型：发明
国别省市：四川;51
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。