具有防挠曲层的半导体器件制造技术

半导体器件，具有基板，其中，沉积有压缩层和拉伸层两者。压缩层和拉伸层覆盖器件的单个主要表面(面)。拉伸层可能直接地沉积于器件的基板上，其中压缩层覆盖拉伸层。过渡材料可能位于拉伸层和压缩层之间。该过渡材料可能为复合物，该复合物包括拉伸层和压缩层的一者或两者的组分。在一个具体实施例中，拉伸材料可能为氮化硅，压缩层可能为氧化硅，并且过渡材料可能为氮氧化硅，该氮氧化硅可能通过使拉伸氮化硅层的表面氧化而形成。通过将拉伸层和压缩层两者沉积于器件的相同面上，相对的主要表面(面)免于处理。

【技术实现步骤摘要】
【国外来华专利技术】具有防挠曲层的半导体器件
本专利技术属于半导体器件领域，该半导体器件具有机构以防止挠曲。
技术介绍
在半导体器件中，期望的是防止器件翘曲。防止翘曲的一种方式是将材料沉积于半导体器件的相对的两个侧(主要表面)上。例如，将压缩应力材料沉积于正和背主要表面两者上，以抵消应力，从而防止翘曲。然而，将材料沉积于两个主要表面上并非始终是期望的或是切合实际的。
技术实现思路
半导体器件，在基板的表面上具有中和挠曲的双层——拉伸层和压缩层。半导体器件，在基板的表面上具有氮化硅拉伸层，其中氧化硅压缩层处于该氮化硅层的氧化表面上。根据本专利技术的一个方面，半导体器件包括：基板；拉伸层，该拉伸层覆盖该基板的主要表面；和压缩层，该压缩层覆盖该主要表面。拉伸层和压缩层均将力施加于基板上，从而防止基板翘曲。根据本
技术实现思路
的任何段落的一个实施例，该器件包括位于拉伸层和压缩层之间的中间层。根据本
技术实现思路
的任何段落的一个实施例，中间层在拉伸层和压缩层之间传递应力。根据本
技术实现思路
的任何段落的一个实施例，中间层相比于压缩层和拉伸层为较薄的。根据本
技术实现思路
的任何段落的一个实施例，中间层为压缩层或拉伸层的氧化表面。根据本
技术实现思路
的任何段落的一个实施例，拉伸层相比于压缩层更靠近于基板。根据本
技术实现思路
的任何段落的一个实施例，拉伸层为氮化硅层。根据本
技术实现思路
的任何段落的一个实施例，压缩层为氧化硅层。根据本
技术实现思路
的任何段落的一个实施例，中间层为氮氧化硅层。根据本
技术实现思路
的任何段落的一个实施例，拉伸层的拉伸力抵消了压缩层的压缩力。根据本专利技术的另一个方面，制备半导体器件的方法包括以下步骤：沉积覆盖器件的基板的主要表面的拉伸层；和沉积覆盖该主要表面的压缩层。拉伸层和压缩层均将力施加于基板上，从而防止基板翘曲。根据本
技术实现思路
的任何段落的一个实施例，沉积拉伸层在沉积压缩层之前发生，其中沉积的压缩层覆盖拉伸层。根据本
技术实现思路
的任何段落的一个实施例，该方法包括形成处于拉伸层和压缩层之间的中间层。根据本
技术实现思路
的任何段落的一个实施例，中间层在拉伸层的沉积之后且在压缩层的沉积之前形成。根据本
技术实现思路
的任何段落的一个实施例，中间层通过使拉伸层的表面氧化而形成。根据本
技术实现思路
的任何段落的一个实施例，沉积拉伸层包括沉积氮化硅。根据本
技术实现思路
的任何段落的一个实施例，沉积氮化硅包括通过物理气相沉积方式来沉积氮化硅。根据本
技术实现思路
的任何段落的一个实施例，沉积氮化硅包括氮化硅的柱状沉积。根据本
技术实现思路
的任何段落的一个实施例，形成中间层包括使氮化硅的表面氧化，以形成氮氧化硅。根据本
技术实现思路
的任何段落的一个实施例，氧化包括将氮化硅的表面暴露于空气。根据本
技术实现思路
的任何段落的一个实施例，沉积压缩层包括将氧化硅沉积于氮氧化硅上。根据本
技术实现思路
的任何段落的一个实施例，沉积氧化硅包括通过物理气相沉积方式来沉积该氧化硅。为实现前述和相关目的，本专利技术包括下文全面描述和权利要求中特别指出的特征。下述描述和附图详细地阐述了本专利技术的某些例示性实施例。然而，这些实施例仅仅指示其中可能采用本专利技术的原理各种方式中的一些。当结合附图考虑时，本专利技术的其它目标、优点和新颖特征根据本专利技术的下述具体实施方式将变得显而易见。附图说明附图示出了本专利技术的各个方面。图1根据本专利技术的一个实施例为半导体器件的侧剖视图。图2为图1的半导体器件的侧剖视图，其中安装有额外部件。图3根据本专利技术的一个实施例为制备半导体器件的方法的高级流程图。图4根据本专利技术的另一个实施例为半导体器件的侧剖视图。图5根据本专利技术的又一个实施例为半导体器件的侧剖视图。具体实施方式半导体器件具有基板，该基板沉积有压缩层和拉伸层两者，该压缩层和拉伸层覆盖该器件的单个主要表面(正面)。拉伸层可能直接地沉积于器件的基板上，其中压缩层覆盖拉伸层。过渡材料(中间层)可能位于拉伸层和压缩层之间。过渡材料可能为复合物，该复合物包括拉伸层和压缩层的一者或两者的组分。在一个具体实施例中，拉伸材料可能为氮化硅，压缩层可能为氧化硅，并且过渡材料可能为氮氧化硅，该氮氧化硅可通过使氮化硅拉伸层的表面氧化而形成。这些材料可能利用物理气相沉积进行沉积。气相沉积的条件可进行控制以实现期望生长速率、和/或拉伸层和压缩层的特性。通过将拉伸层和压缩层两者沉积于器件的相同面上，相对的主要表面(面)免于处理。图1示出了包括基板12的半导体器件10，具有拉伸层14和压缩层18，拉伸层14覆盖基板12的主要表面(正面)16，压缩层18覆盖拉伸层14和正面16两者。在拉伸层14和压缩层16之间还可能存在中间层(或过渡层)22。如下文更详细地解释的那样，中间层22将应力从压缩层18传递至拉伸层14和基板12。中间层22可能为复合物，该复合物包括拉伸层14和/或压缩层16中也存在的一种或多种组分。或者，中间层22可能通过拉伸层14的表面的化学复合来形成，例如通过在拉伸层14的表面上形成氧化物层。中间层22可用于促进覆盖在拉伸层14上的压缩层18的沉积。中间层22可能在其性能上(关于能够防止基板12的翘曲方面)制备用于更一致器件10。为此，中间层22可能促进应力的一致性、和/或应力从压缩层18至拉伸层14的传递的一致性。然而，这些可能性为非确定性的或穷举的，并且中间层22可能向器件10提供不同的益处或额外的益处。均覆盖正面16的拉伸层14和压缩层18的形成允许在基板12的背面(主要表面)26上执行的操作。例如，可能的是通过沿着背面26移除材料而根据需要减小器件10的厚度。或者，可能重要的是保持背侧26可用于其它目的，诸如用于敏感装置(部件)的设置，或用于键合至其它结构以用于晶片或半导体器件的堆叠。在一个实施例中，拉伸层14为氮化硅，压缩层18为氧化硅，并且中间层22为氮氧化硅。这些仅为示例材料，并且其它合适材料作为替代物是可能的。这些层可能以不同的组成和厚度来形成以将期望应力设置于基板12上，来防止基板12翘曲。氮化硅拉伸层14可能具有0.1μm至1μm的厚度，例如，具有0.6±0.02μm的厚度。氧化硅压缩层18可能具有小于1μm的厚度，诸如0.5±0.02μm。氮氧化硅中间层22可能具有约(200埃)的厚度，诸如(200±50埃)。这些数值为示例，并且不应解释为限制条件。例如，可能使用广泛类型的其它层厚度，诸如同时维持层厚度之间的大体比率。例如，氮化硅厚度对氧化硅厚度的比率保持于6:5，将会使得0.1μm至10μm数量级的薄膜的翘曲保持接近于零。作为替代技术方案，可能使用化学计量的氮化钽和钽，带亚化学计量的氮化钽的中间过渡层。氮化钽为压缩性的，钽为拉伸性的，并且亚化学计量的氮化钽允许钽在拉伸应力条件下生长。另一替代方案的可能性是利用氮化钽和铜形成的双层，该双层具有氮氧化钽的中间层，该中间层可能通过将氮化钽膜暴露于大气环境进行氧本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n基板；/n拉伸层，所述拉伸层覆盖所述基板的主要表面；和/n压缩层，所述压缩层覆盖所述主要表面；/n其中所述拉伸层和所述压缩层均将力施加于所述基板上，从而防止所述基板翘曲。/n

【技术特征摘要】
【国外来华专利技术】20180618 US 16/010,5711.一种半导体器件，包括：
基板；
拉伸层，所述拉伸层覆盖所述基板的主要表面；和
压缩层，所述压缩层覆盖所述主要表面；
其中所述拉伸层和所述压缩层均将力施加于所述基板上，从而防止所述基板翘曲。


2.根据权利要求1所述的半导体器件，
还包括位于所述拉伸层和所述压缩层之间的中间层；
其中所述中间层在所述拉伸层和所述压缩层之间传递应力。


3.根据权利要求2所述的半导体器件，其中所述中间层相比于所述压缩层和所述拉伸层为较薄的。


4.根据权利要求2所述的半导体器件，其中所述中间层为所述压缩层的氧化表面或所述拉伸层的氧化表面。


5.根据权利要求1或权利要求1至4中任一项所述的半导体器件，其中所述拉伸层相比于所述压缩层更靠近于所述基板。


6.根据权利要求1或权利要求1至5中任一项所述的半导体器件，
其中所述拉伸层为氮化硅层；并且
其中所述压缩层为氧化硅层。


7.根据权利要求6所述的半导体器件，
还包括位于所述拉伸层和所述压缩层之间的中间层；
其中所述中间层为氮氧化硅层。


8.根据权利要求1或权利要求1至7中任一项所述的半导体器件，其中所述拉伸层的拉伸力抵消所述压缩层的压缩力。


9.一种制备半导体器件的方法，所述方法包括：
沉积拉伸层，所述拉伸层覆盖所述器件的基板的主要表面；和
沉积压缩层，所述压缩层覆盖所...

【专利技术属性】
技术研发人员：M·J·朗登，A·P·克拉克，G·格拉马，
申请(专利权)人：雷神公司，
类型：发明
国别省市：美国;US